課題二-組裝與測(cè)試組合邏輯電路

數(shù)字電路按邏輯功能分為兩類(lèi)：

（1）組合邏輯電路（2）時(shí)序邏輯電路。組合邏輯電路的特點(diǎn)是任意時(shí)刻的輸出狀態(tài)僅取決于當(dāng)時(shí)的輸入狀態(tài)，而與電路過(guò)去狀態(tài)無(wú)關(guān)。在組合邏輯電路中，信號(hào)只能從輸入端向輸出端單方向傳送，沒(méi)有任何信號(hào)反饋，這是確認(rèn)組合邏輯電路的關(guān)鍵。編碼器、譯碼器、選擇器、加法器、比較器等均采用組合邏輯電路來(lái)實(shí)現(xiàn)。課題二組裝與測(cè)試組合邏輯電路任務(wù)一分析和測(cè)試給定的組合邏輯電路任務(wù)二設(shè)計(jì)和測(cè)試“四舍五入”邏輯電路任務(wù)三應(yīng)用編碼器、譯碼器組裝十進(jìn)制數(shù)碼

顯示電路任務(wù)四應(yīng)用數(shù)據(jù)選擇器組裝三地開(kāi)關(guān)控制電路任務(wù)五應(yīng)用加法器組裝BCD碼轉(zhuǎn)余3碼電路任務(wù)六應(yīng)用數(shù)值比較器組裝工件規(guī)格識(shí)別電路*任務(wù)七仿真測(cè)試組合邏輯電路課題二組裝與測(cè)試組合邏輯電路任務(wù)一分析和測(cè)試給定的組合邏輯電路

對(duì)于給定的組合邏輯電路，找出其輸出信號(hào)與輸入信號(hào)之間的邏輯關(guān)系，確定電路的邏輯功能稱(chēng)為組合邏輯電路的分析。本任務(wù)要求分析下圖電路的邏輯功能。任務(wù)引入

課題二組裝與測(cè)試組合邏輯電路

習(xí)慣上將邏輯電路的輸入信號(hào)A，B，C（A是最高位）繪在邏輯電路圖的左側(cè)，而將輸出信號(hào)Y繪在右側(cè)，信號(hào)傳遞方向?yàn)閺淖笾劣?。分析組合邏輯電路可按如下步驟進(jìn)行：（1）按信號(hào)傳遞方向由后向前逐級(jí)寫(xiě)出邏輯函數(shù)式。（2）由邏輯函數(shù)式列出真值表。（3）根據(jù)真值表分析邏輯功能。相關(guān)知識(shí)課題二組裝與測(cè)試組合邏輯電路一、組合邏輯電路分析1.寫(xiě)出邏輯函數(shù)式任務(wù)實(shí)施課題二組裝與測(cè)試組合邏輯電路2.列出真值表輸入中間值輸出ABCP=A⊕BY=P⊕C0000000101010110111010011101101100011101課題二組裝與測(cè)試組合邏輯電路3.分析邏輯功能

觀察真值表可以看出，當(dāng)A，B，C輸入變量為奇數(shù)時(shí)，輸出變量為1，輸入變量與輸出變量中1的總個(gè)數(shù)為偶數(shù)；當(dāng)A，B，C輸入變量為偶數(shù)時(shí)，輸出變量為0，輸入變量與輸出變量中1的總個(gè)數(shù)仍為偶數(shù)，所以圖示電路是一個(gè)3位數(shù)據(jù)的偶校驗(yàn)位電路。課題二組裝與測(cè)試組合邏輯電路二、偶校驗(yàn)位電路測(cè)試偶校驗(yàn)位邏輯電路和接線(xiàn)圖課題二組裝與測(cè)試組合邏輯電路操作步驟（1）關(guān)閉穩(wěn)壓電源開(kāi)關(guān)，將74LS86插入面包板。（2）將+5V電源接到IC的管腳14，將電源負(fù)極接到IC的管腳7。（3）將異或門(mén)的輸入端1，2，5用插接線(xiàn)接到邏輯電位上。（4）將異或門(mén)的輸出端6連接LED顯示電路。（5）用插接線(xiàn)連接U1A的輸出端3和U1B的輸入端4。（6）檢查無(wú)誤后接通電源。（7）用插接線(xiàn)改變輸入端的電位，觀察輸出端電平變化，并記錄測(cè)試結(jié)果。（8）根據(jù)測(cè)試結(jié)果分析偶校驗(yàn)位電路的邏輯功能。課題二組裝與測(cè)試組合邏輯電路任務(wù)二設(shè)計(jì)和測(cè)試“四舍五入”邏輯電路

把生產(chǎn)中對(duì)電路邏輯功能的實(shí)際要求，抽象為邏輯函數(shù)進(jìn)行處理，再用實(shí)際邏輯電路來(lái)實(shí)現(xiàn)，稱(chēng)為組合邏輯電路的設(shè)計(jì)。本任務(wù)要求設(shè)計(jì)一位十進(jìn)制數(shù)“四舍五入”進(jìn)位信號(hào)的邏輯電路。任務(wù)引入

課題二組裝與測(cè)試組合邏輯電路設(shè)計(jì)組合邏輯電路的步驟：（1）根據(jù)設(shè)計(jì)要求設(shè)置輸入、輸出變量。（2）按輸入、輸出變量之間的邏輯關(guān)系列出真值表。（3）由真值表寫(xiě)出邏輯函數(shù)式，并通過(guò)化簡(jiǎn)得到最簡(jiǎn)邏輯函數(shù)式。（4）由最簡(jiǎn)邏輯函數(shù)式繪出邏輯電路圖。（5）用實(shí)際元器件實(shí)現(xiàn)邏輯電路。相關(guān)知識(shí)課題二組裝與測(cè)試組合邏輯電路【例2-1】設(shè)計(jì)一個(gè)將4位二進(jìn)制代碼轉(zhuǎn)換為4位格雷碼的邏輯電路。

解：設(shè)A，B，C，D為二進(jìn)制代碼邏輯輸入端，Y3，Y2，Y1，Y0為格雷碼邏輯輸出端，根據(jù)設(shè)計(jì)要求列真值表：十進(jìn)制數(shù)二進(jìn)制碼格雷碼十進(jìn)制數(shù)二進(jìn)制碼格雷碼DABCDY3Y2Y1Y0DABCDY3Y2Y1Y0000000000810001100100010001910011101200100011101010111130011001011101111104010001101211001010501010111131101101160110010114111010017011101001511111000課題二組裝與測(cè)試組合邏輯電路

由邏輯函數(shù)式可知，該邏輯電路使用了3個(gè)異或門(mén)，所以可用一片74LS86芯片實(shí)現(xiàn)，邏輯電路如右圖所示。根據(jù)真值表寫(xiě)出Y3～Y0的邏輯函數(shù)式：課題二組裝與測(cè)試組合邏輯電路【例2-2】設(shè)計(jì)一個(gè)將4位格雷碼轉(zhuǎn)換為4位二進(jìn)制代碼的邏輯電路。

解：設(shè)A，B，C，D為格雷碼邏輯輸入端，Y3，Y2，Y1，Y0為二進(jìn)制代碼邏輯輸出端，根據(jù)設(shè)計(jì)要求列寫(xiě)真值表：十進(jìn)制數(shù)格雷碼二進(jìn)制碼十進(jìn)制數(shù)格雷碼二進(jìn)制碼DABCDY3Y2Y1Y0DABCDY3Y2Y1Y0000000000811001000100010001911011001200110010101111101030010001111111010114011001001210101100501110101131011110160101011014100111107010001111510001111課題二組裝與測(cè)試組合邏輯電路

由邏輯函數(shù)式可知，該邏輯電路使用了3個(gè)異或門(mén)，所以可用一片74LS86芯片實(shí)現(xiàn)，邏輯電路如右圖所示。根據(jù)真值表寫(xiě)出Y3～Y0的邏輯函數(shù)式：課題二組裝與測(cè)試組合邏輯電路一、“四舍五入”邏輯電路的設(shè)計(jì)1.輸入、輸出變量的設(shè)置

設(shè)置一位十進(jìn)制數(shù)“四舍五入”進(jìn)位信號(hào)的邏輯電路輸入變量為A，B，C，D，輸入數(shù)據(jù)范圍為0000～1001。輸出變量為Y。2.列出真值表

一位十進(jìn)制數(shù)“四舍五入”進(jìn)位信號(hào)的真值表見(jiàn)下表。由于十進(jìn)制只有0～9十個(gè)數(shù)碼，所以函數(shù)真值表中只有前10行有定義，后6行是不會(huì)出現(xiàn)的，因而認(rèn)為它們對(duì)應(yīng)的邏輯值是1還是0沒(méi)有意義，即后6行是一組有約束的變量，約束項(xiàng)在真值表中用符號(hào)“×”表示。任務(wù)實(shí)施課題二組裝與測(cè)試組合邏輯電路“四舍五入”邏輯電路真值表十進(jìn)制數(shù)輸入輸出ABCDY000000100010200100300110401000501011601101701111（轉(zhuǎn)下頁(yè)）課題二組裝與測(cè)試組合邏輯電路十進(jìn)制數(shù)輸入輸出ABCDY810001910011—1010×—1011×—1100×—1101×—1110×—1111×續(xù)表課題二組裝與測(cè)試組合邏輯電路3.由真值表寫(xiě)出邏輯函數(shù)式化簡(jiǎn)后得到邏輯函數(shù)式為：Y=A+BC+BD4.邏輯電路課題二組裝與測(cè)試組合邏輯電路二、“四舍五入”邏輯電路的測(cè)試課題二組裝與測(cè)試組合邏輯電路

（1）關(guān)閉穩(wěn)壓電源開(kāi)關(guān)，將74LS08和74LS32分別插入面包板。（2）將+5V電源接到IC的管腳14，將電源負(fù)極接到IC的管腳7。（3）將邏輯門(mén)的輸入端A，B，C，D用插接線(xiàn)接到邏輯電位上。（4）將邏輯門(mén)的輸出端Y連接LED顯示電路。（5）檢查無(wú)誤后接通電源。（6）用插接線(xiàn)改變輸入端的電位，觀察輸出端電平變化，并將測(cè)試結(jié)果記入測(cè)試表中。（7）根據(jù)測(cè)試結(jié)果分析“四舍五入”電路的邏輯功能。操作步驟課題二組裝與測(cè)試組合邏輯電路任務(wù)三應(yīng)用編碼器、譯碼器組裝十進(jìn)制數(shù)碼顯示電路十進(jìn)制數(shù)碼顯示電路課題二組裝與測(cè)試組合邏輯電路

在數(shù)字系統(tǒng)中，往往要求把測(cè)量和運(yùn)算數(shù)據(jù)用十進(jìn)制數(shù)碼顯示，以便人們觀察。（1）十進(jìn)制編碼器的作用是將十進(jìn)制輸入信號(hào)轉(zhuǎn)換為8421BCD碼。（2）由于十進(jìn)制編碼器輸出信號(hào)為反碼形式，所以要通過(guò)反相器將8421BCD碼的反碼形式變換為8421BCD碼。（3）七段字形譯碼器的作用是譯碼和驅(qū)動(dòng)，將輸入信號(hào)8421BCD碼譯為七段字形顯示碼，并驅(qū)動(dòng)數(shù)碼管顯示相應(yīng)字形。（4）數(shù)碼管在顯示碼的控制下顯示相應(yīng)字形。任務(wù)引入

課題二組裝與測(cè)試組合邏輯電路一、十進(jìn)制優(yōu)先編碼器相關(guān)知識(shí)a）國(guó)標(biāo)符號(hào)b）曾用符號(hào)c）管腳排列74LS147是十進(jìn)制優(yōu)先編碼器。是9個(gè)信號(hào)輸入端，低電平輸入有效；

是4位8421BCD碼的反碼輸出端。課題二組裝與測(cè)試組合邏輯電路74LS147真值表課題二組裝與測(cè)試組合邏輯電路二、數(shù)碼管共陰極數(shù)碼管共陽(yáng)極數(shù)碼管課題二組裝與測(cè)試組合邏輯電路三、七段字形譯碼器CD4511課題二組裝與測(cè)試組合邏輯電路CD4511顯示功能課題二組裝與測(cè)試組合邏輯電路四、電路工作原理

以顯示字符“9”為例。當(dāng)十進(jìn)制數(shù)碼顯示電路的輸入端接地時(shí)，十進(jìn)制編碼器74LS147輸出“9”的8421BCD反碼“0110”。反相器74LS04將8421BCD反碼轉(zhuǎn)換為8421BCD碼“1001”。七段譯碼器CD4511將8421BCD碼“1001”譯為七段顯示碼“1110011”，輸出到共陰極數(shù)碼管的a～g端，驅(qū)動(dòng)a、b、c、f、g段發(fā)光，d、e段不發(fā)光，于是顯示字符“9”。同理可顯示其他字符。課題二組裝與測(cè)試組合邏輯電路操作步驟

（1）關(guān)閉穩(wěn)壓電源開(kāi)關(guān)，將3塊IC插入面包板。（2）連接+5V電源。（3）用插接線(xiàn)連接CD4511的控制端。（4）按照信號(hào)流向從后級(jí)向前級(jí)逐級(jí)連接信號(hào)線(xiàn)，74LS147的輸入端懸空。（5）用插接線(xiàn)將LED數(shù)碼管的公共端接地。（6）由于信號(hào)輸入端懸空，相當(dāng)于輸入十進(jìn)制數(shù)碼0，所以接通穩(wěn)壓電源+5V后，數(shù)碼管應(yīng)顯示“0”，如有異常，應(yīng)立即斷電檢查線(xiàn)路。（7）用一根插接線(xiàn)分別將每個(gè)信號(hào)輸入端接地，數(shù)碼管顯示相應(yīng)數(shù)碼字形。（8）用兩根插接線(xiàn)將兩個(gè)信號(hào)輸入端接地，數(shù)碼管顯示優(yōu)先級(jí)高的數(shù)碼字形。任務(wù)實(shí)施課題二組裝與測(cè)試組合邏輯電路任務(wù)四應(yīng)用數(shù)據(jù)選擇器組裝三地開(kāi)關(guān)控制電路

本任務(wù)組裝一個(gè)三地開(kāi)關(guān)控制電路，要求在A，B，C三地的開(kāi)關(guān)都能獨(dú)立控制負(fù)載的通電或斷電。三地開(kāi)關(guān)控制是一個(gè)3輸入變量和1輸出變量的組合邏輯電路，既可用門(mén)電路實(shí)現(xiàn)，也可用數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)。任務(wù)引入

課題二組裝與測(cè)試組合邏輯電路

數(shù)據(jù)選擇器是一個(gè)具有多端輸入、單端輸出的組合邏輯電路。數(shù)據(jù)選擇器能在一組信號(hào)（又稱(chēng)地址碼）的控制下，從多路輸入信號(hào)中選擇某一路信號(hào)輸出。相關(guān)知識(shí)一、數(shù)據(jù)選擇器

課題二組裝與測(cè)試組合邏輯電路二、八選一數(shù)據(jù)選擇器74LS15174LS151的邏輯符號(hào)與管腳圖課題二組裝與測(cè)試組合邏輯電路課題二組裝與測(cè)試組合邏輯電路

將開(kāi)關(guān)A，B，C分別接入74LS151的地址端A2，A1，A0，負(fù)載接輸出端Y。當(dāng)開(kāi)關(guān)接通個(gè)數(shù)為奇數(shù)時(shí)，輸出為1；當(dāng)開(kāi)關(guān)均不接通或接通個(gè)數(shù)為偶數(shù)時(shí)，輸出為0。其邏輯功能表如下：任務(wù)實(shí)施課題二組裝與測(cè)試組合邏輯電路三地開(kāi)關(guān)控制電路在各個(gè)最小項(xiàng)中，輸入數(shù)據(jù)Di應(yīng)與輸出Y的狀態(tài)相同，所以令：課題二組裝與測(cè)試組合邏輯電路任務(wù)五應(yīng)用加法器組裝BCD碼轉(zhuǎn)余3碼電路任務(wù)引入

加法器的功能是完成兩數(shù)之間的數(shù)值相加運(yùn)算。常用的TTL和CMOS型集成加法器為74LS283和CD4008，利用加法器可以實(shí)現(xiàn)8421BCD碼轉(zhuǎn)換為余3碼。余3碼是由8421BCD碼加3形成的代碼。所以，用4位二進(jìn)制加法器實(shí)現(xiàn)8421BCD碼轉(zhuǎn)換余3碼，只需從4位二進(jìn)制加法器的輸入端A3～A0輸入8421BCD碼，而將輸入端B3～B0固定為二進(jìn)制數(shù)0011，便可從輸出端S3～S0得到與輸入8421BCD碼對(duì)應(yīng)的余3碼。課題二組裝與測(cè)試組合邏輯電路8421BCD碼轉(zhuǎn)余3碼的邏輯電路課題二組裝與測(cè)試組合邏輯電路一、半加器設(shè)兩個(gè)一位二進(jìn)制數(shù)A，B相加，和為S，向高位的進(jìn)位數(shù)為C，不考慮來(lái)自低位的進(jìn)位數(shù)，這樣的邏輯稱(chēng)為半加。輸入輸出加數(shù)A加數(shù)B和S進(jìn)位數(shù)C0000011010101101相關(guān)知識(shí)課題二組裝與測(cè)試組合邏輯電路二、全加器輸入輸出AiBiCi-1SiCi0000000110010100110110010101011100111111全加器運(yùn)算真值表課題二組裝與測(cè)試組合邏輯電路三、集成加法器四位二進(jìn)制加法器74LS283和CMOS4008課題二組裝與測(cè)試組合邏輯電路任務(wù)實(shí)施操作步驟（1）關(guān)閉穩(wěn)壓電源開(kāi)關(guān)，將集成電路芯片74LS283插入面包板。（2）將+5V電壓接到IC的管腳16，將電源負(fù)極接到IC的管腳8。（3）用插接線(xiàn)將B3、B2、B1、B0接為0011，即十進(jìn)制3。（4）將A、B、C、D按8421BCD碼連接不同的電平。（5）檢查無(wú)誤后接通電源。（6）將輸出端狀態(tài)填入表中。（7）檢查測(cè)試數(shù)據(jù)是否為余3碼。課題二組裝與測(cè)試組合邏輯電路任務(wù)六應(yīng)用數(shù)值比較器組裝工件規(guī)格識(shí)別電路

傳送帶輸送三種規(guī)格的工件，用安裝在U，V，W處的光電傳感器檢測(cè)工件大小規(guī)格。當(dāng)工件經(jīng)過(guò)光電傳感器時(shí)，產(chǎn)生相應(yīng)代碼。例如，當(dāng)小工件經(jīng)過(guò)光電傳感器時(shí)，光電傳感器W工作，V，U不工作，產(chǎn)生的代碼為001B。同理，中、大工件產(chǎn)生的代碼分別為011B和111B。工件傳送與檢測(cè)任務(wù)引入

課題二組裝與測(cè)試組合邏輯電路工件規(guī)格識(shí)別電路課題二組裝與測(cè)試組合邏輯電路一、一位數(shù)值比較器

數(shù)值比較器是對(duì)兩個(gè)數(shù)A，B進(jìn)行比較，判斷兩個(gè)數(shù)A和B屬于A>B，A=B或A<B中的哪種情況。輸入比較輸出ABA>BA=BA<B00010010011010011010一位數(shù)值比較器真值表相關(guān)知識(shí)課題二組裝與測(cè)試組合邏輯電路二、集成數(shù)值比較器四位集成數(shù)值比較器74LS85課題二組裝與測(cè)試組合邏