DSP結構特點、分類、發(fā)展及應用教學教程

數(shù)字信號處理方法與實現(xiàn)DSP結構特點、分類、發(fā)展及應用實時數(shù)字信號處理系統(tǒng)： 采集系統(tǒng)+DSP芯片非實時系統(tǒng)：

PC機上進行處理系統(tǒng)的模擬與仿真 或仿真庫+DSP芯片兩個方面促進了DSP的發(fā)展大規(guī)模集成電路技術的發(fā)展算法革命 例：以FFT快速算法為代表的新算法的提出。DSP、MPU、MCU的比較DSP（數(shù)字信號處理器）：面向高性能、重復性、數(shù)值運算密集型的實時處理；MPU（通用微處理器，含CPU）：大量應用于計算機；MCU（微控制器）：適用于以控制為主的處理過程。MPU與DSP結構上的對比MPU：采用馮?諾依曼結構，即程序指令和數(shù)據(jù)共用一個存儲空間和單一的地址和數(shù)據(jù)總線；MPU與DSP結構上的對比DSP：為提高運算速度，滿足實時算法要求，當前DSP采用哈佛結構，即將程序指令和數(shù)據(jù)的存儲空間分開，各有自己的地址和數(shù)據(jù)總線，使得處理指令和數(shù)據(jù)可同時進行，大大提高處理效率。即可流水處理（取指、譯碼、訪問數(shù)據(jù)、執(zhí)行等各指令周期重疊起來）。MPU與DSP結構上的對比DSP結構相對單一，一般采用匯編語言編程，其任務完成時間的可預測性相對于結構和指令復雜，并嚴重依賴于編譯系統(tǒng)的MPU具有優(yōu)勢?；贒SP的優(yōu)勢，新推出的高性能MPU片內已融入了DSP功能。 MPU與DSP結構上的對比通常，在相同的指令周期和片內指令緩存條件下，DSP是MPU運算速度的4倍以上。實時數(shù)字信號處理技術的核心和標志是數(shù)字信號處理器（DSP）。DSP的結構特點（1）普遍采用數(shù)據(jù)總線和程序總線分離的哈佛及改進哈佛結構（超級哈佛結構）。

與嚴格意義上的哈佛結構的區(qū)別在于：它允許數(shù)據(jù)在程序存儲空間和數(shù)據(jù)存儲空間之間傳輸，從而提高運行的速度和編程靈活性，沒有必要設置專門的系數(shù)ROM，給系統(tǒng)設計帶來方便。DSP的結構特點（2）采用流水技術。

每條指令都由片內多個功能單元分別完成，在不提高時鐘頻率的條件下，減少每條指令的執(zhí)行時間。DSP的結構特點（3）片內多條總線可以同時進行取指令和多個數(shù)據(jù)存取操作，并有輔助寄存器用于尋址。DSP的結構特點（4）大多配有獨立的硬件乘法器和加法器。

主要針對濾波、相關、矩陣運算等處理過程需要大量乘法累加運算的特點，使得同一時鐘周期內可以完成乘及累加兩個運算，也大大加快了FFT的蝶形運算速度。DSP的結構特點（5）帶有DMA通道控制器及串行通信口等，配合片內多總線結構，數(shù)據(jù)塊傳輸速度大大提高。DSP的結構特點（6、7）配有中斷處理器和定時控制器，可以方便地構成一個小規(guī)模系統(tǒng)。具有軟硬件等待功能，能與各種外部存儲器接口。DSP的分類

數(shù)字信號處理器的采用是為了達到實時信號的高速處理，為適應各種不同的實際應用，產生了多種類型、不同檔次的DSP器件。DSP按用途分類專用DSP：硬件直接實現(xiàn)。 一般只針對一種應用，只能通過加載數(shù)據(jù)，控制參數(shù)或在管腳上加控制信號來使其具有有限的可編程能力。 幾乎都采用定點數(shù)據(jù)格式。通用DSP：用軟件實現(xiàn)。專用DSP

針對某種具體應用而設計，常見的有： 卷積/相關器A100、PDSP16256、HSP43168，F(xiàn)FT專用DSPPDSP16510、A41102，復乘加器組PDSP16116和PDSP16318，復數(shù)乘法器GA3806，求模/相角器PDSP16330等。卷積/相關器A100 A100是由INMOS公司生產的32位可變系數(shù)字長的橫向濾波器。輸入…...xxxCN-1CN-2C0+D+…...D+輸出轉置型橫向濾波器卷積/相關器A100系數(shù)字長W階數(shù)輸入字長輸出范圍輸出字長內部字長可級聯(lián)否晶振F工作頻率封裝4、8、12、16bit3216bit4級可選24bit36bit是30MHz2F/W84PGA4種可變系數(shù)字長固定階數(shù)采用定點數(shù)據(jù)格式，為保證精度和防止溢出，其片內運算單元采用較寬字長，并有移位控制功能可選擇合適的輸出字段如：W=12bit，工作頻率為5MHz采用多個功能操作一致的乘加器組，易流水實現(xiàn)?？啥嗥壜?lián)使用，以增加濾波器長度。A100曾廣泛應用，但處理能力相對落后，已由PDSP16256取代。卷積/相關器A100卷積/相關器PDSP16256PLESSYGEC公司產品，固定系數(shù)字長（12bit），可變階數(shù)的橫向濾波器。內部為兩個可分/可級聯(lián)的8階橫向濾波器，全速（40MHz）工作時，相當于16階。若按2的冪次復用各階乘法器，則可以在工作速率倍減的同時，獲得階數(shù)的倍增。卷積/相關器PDSP16256也采用轉置型橫向濾波器結構（可級聯(lián)），與A100不同的是它的每個抽頭都對應很多個系數(shù)，當系數(shù)循環(huán)切換，而數(shù)據(jù)暫時不更新時，相當于對同一輸入數(shù)據(jù)乘以多組權系數(shù)，等效于系數(shù)字長加長。卷積/相關器PDSP16256可見，處理能力有了較大提高。缺點是系數(shù)字長固定為12bit，精度受限。系數(shù)字長W階數(shù)輸入字長輸出字長內部字長可級聯(lián)否晶振F工作速率封裝12bit16*2m

16bit32bit32bit是40MHzF/2m144PQFP208PQFPm=0、1、2、3，最大16*23=128階，對應工作速率5MHzFFT專用DSP——PDSP16510PLESSYGEC公司產品，40MHz主頻，256點與1024點兩種工作模式，可提供1024點復數(shù)FFT所需工作空間，1024點FFT需要在前端加上數(shù)據(jù)緩存器，并有無重合、1/4重合、1/2重合和3/4重合等多個選項。FFT專用DSP——PDSP16510輸入緩存16bit（實）16bit（虛）工作區(qū)A工作區(qū)B窗函數(shù)（3組）旋轉因子ROM表40MHz移位定標輸入實部輸出虛部輸出16bit16bitFFT專用DSP——PDSP16510在40MHz系統(tǒng)時鐘條件下，單片完成1024點復數(shù)FFT（基-4）的片內處理時間為98us，并在2*25.6us內完成數(shù)據(jù)的輸入和輸出。1024/40MHz=25.6usFFT專用DSP——PDSP16510無重合時，相當于6.8MHz的數(shù)據(jù)吞吐率。1/4重合時，相當于5.1MHz的數(shù)據(jù)吞吐率。1024/（98+2*25.6）us=6.8MHz768/（98+2*25.6）us=5.1MHzFFT專用DSP——PDSP16510可以看出，當系統(tǒng)采用1/4重合的最小重疊模式時，系統(tǒng)采用低于5.1MHz的采樣時鐘是可行的，但當采樣率大于5.1MHz時，無法滿足系統(tǒng)的實時性要求。專用DSP設置的不靈活（如固定的重疊模式）的缺點，及芯片本身性能的限制很大程度上制約了它的應用。EPLD/FPGA實現(xiàn)專用DSP功能隨著EPLD/FPGA集成度、速度的不斷提高，可按照用戶的要求設計出相應的專用DSP，專用性更強。相對于ASIC技術設計的專用DSP，EPLD/FPGA技術實現(xiàn)的DSP在集成度和速度上略有差距，但具有方便、快捷、靈活和低成本的特點。通用DSP早期：

S2811（1978）、2920（1979）， 二者均無單周期乘法器；

μPD7720是第一塊具有專門硬件乘法器的商用DSP芯片。通用DSP

當前通用DSP最有影響的廠商：

TI（TMS320系列）、ADI（ADSPSHARC系列），產品系列最全，市場占有率最高。 另，Motorola（PowerPC系列）TMS320系列家族的發(fā)展TMS32010（1982）TMS320C10（改進哈佛結構）TMS320C2XTMS320C3X（浮點）TMS320C4X（并行DSP）TMS320C5X/C54X/C55X（定點）TMS320C62X/C64X（定點）/C67（浮點）ADSPSHARC（TigerSHARC）系列家族的發(fā)展ADSP21XX（ADSP210X、211X、217X、218X、219X）Blackfin（ADSPBF53X、ADSPBF56X）定點：浮點：高端：低端：ADSP21060ADSP21160MADSP21061ADSP21161NADSPTS101ADSPTS201ADSPTS202/203ADSP21160~TMS320C6701性能比較指標TMS3200C6701ADSP21160主頻167MHz，1GFLOPS100MHz，600MFLOPS內存1Mbit4Mbit指令結構VLIWSIMD指令字8*32bit48bit累加器40bit80bit鏈路口無6個8bit鏈路口外部總線32bit64bitDMA4通道14通道循環(huán)尋址緩沖8個32個并行多處理器結構無有1024點復FFT時間120us90us對外部存儲器速度要求6ns20ns（倍頻產生核工作時鐘，外部時鐘本身并不高）ADSP21160與ADSP21060的比較ADSP21160的主頻（100MHz）是ADSP21060（40MHz）的2.5倍，且有兩個并行的處理內核（SIMD結構），所以運算速度是后者的5倍；DMA通道數(shù)由10個增加為14個；鏈路口位寬由4bit增加為8bit。當前最先進的通用DSP2003年6月，ADI在召開的嵌入式處理器論壇上發(fā)布，推出新一代TigerSHARC處理器產品ADSPTS201/202/203。2004年7月，TI公司宣布通過采用新型數(shù)字信號處理器TMS320C6711，基于DSP的系統(tǒng)設計人員不僅能提高系統(tǒng)性能還可以顯著降低DSP成本。

ADSPTS201和TMS320C6711D是目前浮點DSP中性能最高，速度最快的兩款浮點DSP。TMS320C6414T-1000是目前最快的定點DSP。指標TS201TMS320C6711DTMS320C6414T-1000主頻600MHz/500MHz

250MHz1GHz指令周期1.67ns/2ns

4ns

1ns指令數(shù)/周期4個32bit的指令8個32bit的指令8個32bit的指令MIPS（每秒百萬條指令）240020008000MFLOPS

3600（2個運算核，每個可執(zhí)行3條浮點操作/周期。1個浮點乘，1個浮點加，1個浮點減）1500（6個浮點運算單元）無MACS80bit時1.2GMACs40bit時4.8GMACs500MMACs（2MACs/周期）16bit時4GMACs8bit時8GMACs1024點復數(shù)FFT

15.7us

指令結構VLIW支持SIMD

VLIWVLIW片內存儲器24Mbit64KbitL1512KbitL2256KbitL18MbitL2內部數(shù)據(jù)總線4條128bit1條256bit1條256bit內部地址總線4條32bit1條32bit1條32bit內部數(shù)據(jù)率38.4Gbytes/s8Gbytes/s32Gbytes/s指令字4x32bit8x32bit8x32bit通用寄存器32個32bit32個32bit64個32bit數(shù)據(jù)格式32/40bit浮點1-、8-、16-、32-、40-、64-、128-bit定點32/40bit浮點64bit浮點32bit定點8-,16-,32-bit定點累加器80bit無無DMA14個通道16個通道64個通道片外數(shù)據(jù)總線64bit

32bit32-,16-bit片外地址總線32bit

28bit32bit鏈路口4個8bit全雙工LVDS口無無鏈路口傳輸率1Gbytes/s無無并行多處理器結構支持多達8個處理器無無指令代數(shù)表達式高復雜高復雜串口2個2個多通道緩沖串口3個定時器2個64bit的定時器2個32bit的定時器3個32bit的定時器JTAG支持支持支持內部PLL有有有工作電壓2.5VVDDIO1.2VVDD1.5VVDD_DRAM3.3-VI/O,1.40-V內部電壓3.3-VI/O,1.20-V內部電壓封裝576BGA272BGA

532BGA價格萬片定價：299$/片萬片定價：18$/片萬片定價:189$/片主要應用高性能、大存儲量的信號處理和圖像應用,2G、2.5G和3G無線基站、雷達與聲納應用生物辨識與語音識別,儀表、測試計量、智能傳感器接口以及機器人技術等工業(yè)應用,醫(yī)療設備、可視化檢查、振動分析、雷達聲納以及車載電子設備視頻與影像應用,語音與音頻應用,自適應天線陣列到智能車載乃至人造視覺,無線基站、基于IP的視頻、高速寬帶聯(lián)網、醫(yī)學診斷與雷達.

開發(fā)工具VisualDSP++3.0forTigerSHARC支持匯編和C語言Ccs2.0ofdsp6000支持匯編和c語言Ccs2.0ofdsp6000支持匯編和c語言比較結果TigerSHARC處理器更適合構成多處理器系統(tǒng)。

TigerSHARC處理器提供兩種類型的接口，這兩種接口直接支持可擴展的多處理器系統(tǒng)，而無需價格很高的外部邏輯電路。簇總線接口可支持連接高達8個TigerSHARC處理器，一個共享公共總線的外部存儲器和一個全局存儲器映射，從而形成一種非常簡單的多處理器編程模式。鏈路口是一個帶寬很寬的接口，他提供TigerSHARC處理器之間或TigerSHARC處理器與其他器件之間點對點通信。這些接口的總帶寬超過5Gbps，該性能遠遠超過所有同類的處理器。

比較結果TigerSHARC處理器做定點和浮點處理都可以,比TI的更具靈活性。

TigerSHARC處理器內核在高性能信號處理器中之所以獨特，因為它直接支持定點和浮點兩種數(shù)據(jù)類型，同時它還具有一種專門針對通信和圖象應用的獨特指令集。

比較結果TigerSHARC處理器處理速度遠大于TMS320C6711D。TigerSHARC處理器編程相對TMS320C6711容易。TigerSHARC處理器的價格比TI的產品貴。

同系列的DSP芯片TS202與TS201相比，主頻500MHz，內部存儲器為12Mbit，價格降低了一半；TS203的內部存儲器為4Mbit,售價更低。通用DSP的發(fā)展趨勢集成度及性能加速增長，低功耗，更加密集的封裝形式（如BGA）軟件化（如軟件無線電概念）模塊化設計（采用標準化總線接口）多芯片組裝技術（ MCM）與可編程器件結合（FPGA＋DSP）DSP的應用DSP芯片的確定存儲器（類型、容量、速度）確定I/O設計主控設計DSP軟件設計DSP開發(fā)工具DSP芯片的確定

根據(jù)實際應用要求的處理速度,內存需求,是否需要多處理系統(tǒng)以及開發(fā)成本等因素,選擇合適的DSP來構成實際的DSP系統(tǒng)。具體可考慮以下因素：

運算速度、硬件資源、運算精度、功耗、開發(fā)工具、成本價格、封裝形式運算速度指令周期MACFFT執(zhí)行時間MIPSMOPSMFLOPS硬件資源

包括片內RAM、ROM的容量，外部可擴展的程序和數(shù)據(jù)空間，總線接口，I/O接口等。運算精度定點DSP：精度較低，功耗較低，價格低浮點DSP：精度較高，功耗較高，價格高芯片功耗

某些DSP應用場合，如便攜式、機載、空間應用等，需要低功耗芯片。 這也是DSP的發(fā)展趨勢之一。成本價格民用產品的成本限制開發(fā)周期的價格規(guī)律