數(shù)字電子技術(shù)學(xué)習(xí)通超星期末考試答案章節(jié)答案2024年

數(shù)字電子技術(shù)學(xué)習(xí)通超星期末考試章節(jié)答案2024年98.與邏輯是指在決定一件事情的各種條件中只要是有一個(gè)以上條件,事情就會(huì)發(fā)生。

答案:錯(cuò)106.或邏輯是指在決定一件事情的各種條件中只要具備一個(gè)以上條件,事情就會(huì)發(fā)生。()

答案:對(duì)14.邏輯事件中兩個(gè)相互對(duì)立的狀態(tài)常用“0”和“1”表示。

答案:對(duì)157.只有最簡(jiǎn)的輸入、輸出關(guān)系,才能獲得結(jié)構(gòu)最簡(jiǎn)的邏輯電路。

答案:對(duì)134.因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立,所以AB=0成立。

答案:錯(cuò)異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。

答案:對(duì)在正邏輯的約定下,“1”表示高電平,“0”表示低電平。

答案:對(duì)145.根據(jù)邏輯功能可知,異或門(mén)的反是同或門(mén)。

答案:對(duì)44.能夠?qū)崿F(xiàn)與邏輯運(yùn)算關(guān)系的電路稱為與門(mén)。

答案:對(duì)50.邏輯代數(shù)基本運(yùn)算公式:A+A=A。

答案:對(duì)邏輯代數(shù)運(yùn)算的優(yōu)先順序?yàn)榉恰⑴c、或

答案:對(duì)15.與邏輯運(yùn)算表達(dá)式是Y=A+B。

答案:錯(cuò)16.或邏輯運(yùn)算表達(dá)式是Y=AB

答案:錯(cuò)137.在邏輯運(yùn)算中,“與”邏輯的符號(hào)級(jí)別最高。

答案:錯(cuò)182.邏輯代數(shù)的三種基本邏輯運(yùn)算是與、或、非。

答案:對(duì)152.已知邏輯功能,求解邏輯表達(dá)式的過(guò)程稱為邏輯電路的設(shè)計(jì)。

答案:對(duì)當(dāng)兩個(gè)輸入變量相異時(shí),其輸出為1;相同時(shí),輸出為0,則輸出與輸入的邏輯關(guān)系為()?

答案:異或132.兩個(gè)開(kāi)關(guān)控制一盞燈,只有兩個(gè)開(kāi)關(guān)都閉合時(shí)燈才不亮,則該電路的邏輯關(guān)系是()

答案:與非若邏輯表達(dá)式F=A+B,則下列表達(dá)式中與F相同的是()

答案:F=A+B140.在()輸入情況下,“與非”運(yùn)算的結(jié)果是邏輯0。

答案:全部輸入是166.以下表達(dá)式中符合邏輯運(yùn)算法則的是:

答案:A+1=1138.以下表達(dá)式中符合邏輯運(yùn)算法則的是()。

答案:A+1=1根據(jù)異或邏輯的定義,下列選項(xiàng)正確的是()?

答案:A⊕0=A150.具有“有1出0、全0出1”功能的邏輯門(mén)是()。

答案:或非門(mén)143.邏輯函數(shù)F=(A+B)(A+C)(A+D)(A+E)=()

答案:A+BCED141.邏輯變量的取值1和0可以表示()。

答案:以上都對(duì)在系列邏輯運(yùn)算中,錯(cuò)誤的是:()

答案:A+B=B+C,則A=C182.邏輯表達(dá)式Y(jié)=AB可以用()實(shí)現(xiàn)。

答案:正與門(mén)邏輯表達(dá)式(A+B)·(A+C)=()

答案:A+BC正邏輯是指()。

答案:高電平用“1”表示,低電平用“0”表示;135.邏輯函數(shù)中的邏輯“與”和它對(duì)應(yīng)的邏輯代數(shù)運(yùn)算關(guān)系為()。

答案:邏輯乘有一數(shù)碼10010011，作為自然二進(jìn)制數(shù)時(shí)，它相當(dāng)于十進(jìn)制數(shù)(

)，作為8421BCD碼時(shí)，它相當(dāng)于十進(jìn)制數(shù)(

)。

答案:147;93數(shù)制轉(zhuǎn)換：(8F)16=(

)10=(

)2=(

)8。

答案:143;10001111;217十進(jìn)制數(shù)25用8421BCD碼表示為（

）。

答案:00100101

/star3/origin/8e9cae24fbf1c02a60f97e8e98895564.png

答案:22下列四個(gè)數(shù)中，與十進(jìn)制數(shù)（163）10不相等的是（

）

答案:（203）8本門(mén)課主要學(xué)習(xí)的是分立元件

答案:錯(cuò)74LS00是TTL型的邏輯門(mén)電路

答案:對(duì)數(shù)字電路中都是用1表示高電平，用0表示低電平

答案:錯(cuò)所有的門(mén)電路只有高電平和低電平兩種狀態(tài)

答案:錯(cuò)74LS00實(shí)現(xiàn)的邏輯功能是（

）

答案:四二輸入與非門(mén)集成邏輯門(mén)電路主要有（

）門(mén)電路和（

）門(mén)電路

答案:TTL;CMOS用以實(shí)現(xiàn)各種邏輯關(guān)系的單元電路稱為（

）

答案:門(mén)電路分析總結(jié)組合邏輯電路的步驟？

答案:1、寫(xiě)邏輯函數(shù)表達(dá)式2、列出真值表3、說(shuō)明電路的邏輯功能組合邏輯電路的分析就是根據(jù)邏輯電路，分析找出電路的邏輯功能

答案:對(duì)分析組合邏輯電路的設(shè)計(jì)步驟？

答案:1、列真值表2、寫(xiě)邏輯表達(dá)式3、化簡(jiǎn)變換4、畫(huà)邏輯電路圖組合邏輯電路的設(shè)計(jì)和組合邏輯電路的分析互為逆過(guò)程

答案:對(duì)邏輯函數(shù)的化簡(jiǎn)方法包括（

）和（

）

答案:公式法;卡諾圖法【多選題】帶符號(hào)位二進(jìn)制數(shù)111011(最高位為符號(hào)位)的反碼和補(bǔ)碼為?。

答案:反碼100100;補(bǔ)碼100101【多選題】帶符號(hào)位二進(jìn)制數(shù)011011(最高位為符號(hào)位)的反碼和補(bǔ)碼為?。

答案:反碼011011;補(bǔ)碼011011【多選題】將十進(jìn)制數(shù)174.06轉(zhuǎn)換為等值的二進(jìn)制數(shù)和十六進(jìn)制數(shù)分別為?要求二進(jìn)制數(shù)保留小數(shù)點(diǎn)后4位有效數(shù)字。

答案:二進(jìn)制10101110.0000;十六進(jìn)制AE.0【多選題】將十進(jìn)制數(shù)25.7轉(zhuǎn)換為等值的二進(jìn)制數(shù)和十六進(jìn)制數(shù)分別為?要求二進(jìn)制數(shù)保留小數(shù)點(diǎn)后4位有效數(shù)字。

答案:二進(jìn)制11001.1011;十六進(jìn)制19.B【多選題】下列與十六進(jìn)制數(shù)(3D.BE)等值的數(shù)為?

答案:二進(jìn)制111101.10111110;八進(jìn)制75.574【單選題】用二進(jìn)制數(shù)補(bǔ)碼運(yùn)算計(jì)算(20-25)至少需要用多少位二進(jìn)制表示(

)

答案:6【單選題】一位十六進(jìn)制數(shù)至少要用多少位二進(jìn)制數(shù)來(lái)表示(

)

答案:4【單選題】將二進(jìn)制數(shù)110.101轉(zhuǎn)換為等值的十進(jìn)制數(shù)為(

)

答案:6.625【單選題】為了將500份文件順序編號(hào),如果采用二進(jìn)制代碼,最少需要用幾位?(

)

答案:9【簡(jiǎn)答題】邏輯函數(shù)Y=(A+C)(A'+B+C')(A'+B'+C)的或非-或非形式為_(kāi)___

答案:Y=((A+C【多選題】邏輯函數(shù)Y=LM'+MN'+NL'的最小項(xiàng)之和為?

答案:Y=LM'N'+LM'N+L'MN'+LMN'+L'M'N+L'MN;Y(L,M,N)=m1+m2+m3+m4+m5+m6/star3/origin/b36701fc115207d744b6a91aa8d25b13

答案:F=(A⊕B)邏輯函數(shù)Y=AB'C+BC+A'BC'D

的最簡(jiǎn)與或式為(

)

答案:Y=A’BD+AC+BC利用公式化簡(jiǎn)法化簡(jiǎn)邏輯函數(shù)Y=(AC+BC'+A'B)的結(jié)果為（

）

答案:Y=AC+B/star3/origin/759e578b4bf5558229e79c25227e2ff9.png

答案:Y1=AB+AC+BC;Y2=AB'C'+A'BC'+A'B'C+ABC/star3/origin/54af9f5133be516d854fc884ad309b95.png

答案:Y=ABC’【單選題】邏輯函數(shù)Y(A,B,C,D)=m0+m1+m2+m5+m8+m9+m10+m12+m14的最簡(jiǎn)與或式為(

)

答案:Y=AD'+B'C'+B'D'+A'C'D【單選題】一個(gè)宿舍六名同學(xué),宿舍門(mén)打開(kāi)和六名同學(xué)手中的鑰匙是什么邏輯關(guān)系?(

)

答案:或/star3/origin/f97412fff6edc49bd1c61102fababdbd

答案:Y=A'B'C'/star3/origin/7e9d81507cef04bed83472c78833a08e.jpg

答案:與非門(mén)【單選題】OD門(mén)的輸出必須外接電源和上拉電阻才能正常工作()

答案:正確【單選題】CMOS門(mén)電路可以直接實(shí)現(xiàn)“線與”()

答案:錯(cuò)誤【單選題】CMOS反相器的動(dòng)態(tài)功耗與其工作頻率無(wú)關(guān)()

答案:錯(cuò)誤【單選題】CMOS反相器的傳輸延遲時(shí)間長(zhǎng)短與NMOS管和PMOS管的柵極等效電容大小相關(guān)()

答案:正確【單選題】CMOS反相器的傳輸延遲時(shí)間長(zhǎng)短與NMOS管和PMOS管的導(dǎo)通等效內(nèi)阻大小無(wú)關(guān)()

答案:錯(cuò)誤【單選題】CMOS反相器輸出高電平時(shí),當(dāng)負(fù)載電流增加時(shí),輸出電壓會(huì)升高()

答案:錯(cuò)誤/star3/origin/5ada0716628651eb09e07749641c0115.png

答案:錯(cuò)誤【單選題】CMOS反相器的電壓傳輸特性曲線是指輸出電壓與輸入電壓間的關(guān)系()

答案:正確【單選題】八下列函數(shù)中,不存在競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的是(

)

答案:F=BC+B'C'/star3/origin/c722a1495e8e7ef4b83b9e61e8a578b7.png

答案:L=B'A+CA+CB'【單選題】4選1數(shù)據(jù)選擇器,地址輸入量為A1、A0,數(shù)據(jù)輸入量為D3、D2、D1、D0,若使輸出Y=D2,則應(yīng)使地址輸入A1A0為()

答案:10【單選題】十六路數(shù)據(jù)選擇器的地址輸入(選擇控制)端有(

)個(gè)

答案:4/star3/origin/a570dd481a452a28b986795a9925c2f4.jpg

答案:Y=A'B'C+AB'C'+BC【單選題】已知74LS138譯碼器的輸入地址碼A2A1A0=011,則輸出為()

答案:11110111【單選題】4位二進(jìn)制譯碼器,其輸出端個(gè)數(shù)為()

答案:16【單選題】利用譯碼器可以設(shè)計(jì)實(shí)現(xiàn)任意多輸入多輸出組合邏輯電路()

答案:正確【單選題】8線-3線優(yōu)先編碼器的輸入為I0'-I7',當(dāng)優(yōu)先級(jí)別最高的I7'有效時(shí),其輸出的值是()

答案:000【單選題】組合邏輯電路中任何時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入()

答案:正確/star3/origin/c3a21b99cab09d00fcbfd65075b3fe1f.png

答案:T觸發(fā)器【單選題】J-K觸發(fā)器的輸入J=1和K=1,時(shí)鐘輸入頻率為10kHz,Q輸出為()

答案:5kHz方波【單選題】對(duì)于D觸發(fā)器,欲使Q*=Q,則輸入D應(yīng)為()

答案:Q【單選題】若與非門(mén)構(gòu)成的基本RS觸發(fā)器處于置1狀態(tài)時(shí),其輸入信號(hào)R’S’為()

答案:10【單選題】若能夠存儲(chǔ)一位二進(jìn)制信息的器件是()

答案:觸發(fā)器【單選題】有一個(gè)左移移位寄存器,當(dāng)預(yù)先置入1011后,其串行輸入固定接0,在4個(gè)移位脈沖CP作用下,四位數(shù)據(jù)的移位過(guò)程是()

答案:1011--0110--1100--1000--0000/star3/origin/3965d8653284e3c3bc57b11b55aa50db.png

答案:1:83/star3/origin/da8b5a38ca3e3a150b38acc8bb4f20a7.jpg

答案:6/star3/origin/ca10cc48916c3494028094e9cbc0f586.png

答案:7/star3/origin/a26ba89b6ffa0f3a76e55b557ed8ed8f.png

答案:5【單選題】下列計(jì)數(shù)器中不存在無(wú)效狀態(tài)的是()

答案:二進(jìn)制計(jì)數(shù)器【單選題】N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度(進(jìn)制數(shù))為()的計(jì)數(shù)器

答案:2N【單選題】時(shí)序邏輯電路中任何時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入()

答案:錯(cuò)誤數(shù)字電路中晶體管工作在開(kāi)關(guān)狀態(tài)，即不是工作在包和區(qū)，就是工作在截至區(qū)。

答案:對(duì)組合電路沒(méi)有記憶功能

答案:對(duì)將三輸入與非門(mén)中的兩個(gè)輸入端都接高電平，就可以實(shí)現(xiàn)非門(mén)功能。

答案:對(duì)已知A+B=A+C，則B=C。對(duì)嗎？

答案:錯(cuò)n個(gè)變量的最小項(xiàng)是包含全部n個(gè)變量的乘積項(xiàng)，在乘積項(xiàng)中每個(gè)變量只能以原變量的形式出現(xiàn)一次。對(duì)嗎？

答案:錯(cuò)普通的邏輯門(mén)電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器件。

答案:對(duì)當(dāng)TTL與非門(mén)的輸入端懸空時(shí)相當(dāng)于輸入為邏輯1。

答案:對(duì)三態(tài)門(mén)的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。

答案:錯(cuò)CMOS或非門(mén)與TTL或非門(mén)的邏輯功能完全相同。

答案:對(duì)邏輯函數(shù)的表示方法中具有唯一性的是（

）

答案:卡諾圖;真值表求一個(gè)邏輯函數(shù)F的對(duì)偶式，可將F中的（

）

答案:原變量換成反變量，反變量換成原變量;常數(shù)中“0”換成“1”，“1”換成“0”;“·”換成“+”，“+”換成“·”對(duì)于TTL與非門(mén)閑置輸入端的處理，可以（

）。

答案:與有用輸入端并聯(lián);接電源;通過(guò)電阻3kΩ接電源在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。

答案:全部輸入是1;任一輸入為0，其他輸入為1;任一輸入為1邏輯變量的取值１和０可以表示（

）

答案:電位的高、低;開(kāi)關(guān)的閉合、斷開(kāi);真與假;電流的有、無(wú)四個(gè)邏輯相鄰的最小項(xiàng)合并，可以消去（

）個(gè)因子。

答案:2A+BC=(

)

答案:(A+B)(A+C)邏輯函數(shù)F=A⊕(A⊕B)=(

)

答案:B在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。

答案:全部輸入是1使邏輯函數(shù)式L=A'B+CD'為1的最小項(xiàng)有（

）個(gè)。

答案:7以下電路中可以實(shí)現(xiàn)“線與”功能的有（

）

答案:漏極開(kāi)路OD門(mén)/star3/origin/38bc9b8ab573bdcb61c150c7db1cfca9.png

答案:1對(duì)邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。

答案:錯(cuò)組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。

答案:錯(cuò)用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。

答案:錯(cuò)/star3/origin/72808e1ce531d74db8451c763615705a.png

答案:錯(cuò)主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。

答案:對(duì)組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有（

）。

答案:修改邏輯設(shè)計(jì);引入選通脈沖;在輸出端接入濾波電容/star3/origin/6eea1bd821ec51ef229fb5bc7edcb371.png

答案:J=Q

K=Q;J=0

K=1;J=Q

K=1以下電路中，加以適當(dāng)輔助門(mén)電路，(

)適于實(shí)現(xiàn)單輸出組合邏輯電路。

答案:數(shù)據(jù)選擇器;74HC138譯碼器一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有(

)個(gè)穩(wěn)態(tài)。

答案:2一個(gè)32選1的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（

）個(gè)。

答案:5組合邏輯電路產(chǎn)生競(jìng)爭(zhēng)與冒險(xiǎn)的原因是（

）。

答案:門(mén)電路延時(shí)以下哪種觸發(fā)器會(huì)發(fā)生一次變化問(wèn)題？

答案:主從JK觸發(fā)器N個(gè)觸發(fā)器可以構(gòu)成能寄存（

）位二進(jìn)制數(shù)碼的寄存器。

答案:N對(duì)于JK觸發(fā)器，若J=K，則可完成（

）觸發(fā)器的邏輯功能。

答案:T在下列邏輯電路中，不是組合邏輯電路的有（

）。

答案:寄存器/star3/origin/9f1ba445452ce9f7dcc135f1b0fdeb05.png

答案:D0=D2=0，D1=D3=1若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為（

）位。

答案:6邏輯代數(shù)的表示方法“與運(yùn)算”:用乘積AB表示：當(dāng)A,B都為“1”時(shí)，其值為“1”，否則為“0”。

（

）

答案:對(duì)三變量的真值表輸入有（

）鐘不同的取值

答案:8邏輯函數(shù)的描述有多種，下列僅（

）描述是唯一的

答案:真值表對(duì)與門(mén)多余輸入端的處理，不能將它們(

)。

答案:接地一只四輸入端或非門(mén)，使其輸出為1的輸入變量取值組合有(

)種。

答案:1在（

）輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯1。

答案:全部輸入是0A+BC=（

）。

答案:A（A+B）（A+C）在（

）輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。

答案:全部輸入是1在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為（

）。

答案:m

2

與m

8/star3/origin/39b007936f1aec467f2ad9cfa1a1dfd5.png

答案:Y=AB+C/star3/origin/1b90c34589a4b74ebb4ef3fe039f3287.png

答案:AC+B

如果編碼0100表示十進(jìn)制數(shù)4，則此碼不可能是(

)。

答案:5211碼一個(gè)十六進(jìn)制數(shù)可以用（

）位二進(jìn)制碼表示。

答案:42.是8421BCD碼的是（

）。

答案:1000數(shù)字電路中的工作信號(hào)為（

）。

答案:脈沖信號(hào)

三位二進(jìn)制代碼可以編出的代碼有（

）。

答案:8種一個(gè)8選一的數(shù)據(jù)選擇器，其地址輸入有（

）個(gè)。

答案:3引起組合電路中競(jìng)爭(zhēng)與險(xiǎn)象的原因是（

）

答案:電路時(shí)延/star3/origin/a10023d5b8558d9bb462fd7f7b874ab7.png

答案:100/star3/origin/647f7c50a69bf4753ca4a31f01638f7d.png

答案:00032位輸入的二進(jìn)制編碼器，其輸出端有（

）位。

答案:5/star3/origin/00442af3ed5aa5d5efb227c86677ee61.png

答案:方波

設(shè)計(jì)一個(gè)把十進(jìn)制轉(zhuǎn)換成二進(jìn)制的編碼器，則輸入端數(shù)M和輸出端數(shù)N分別為（

）。

答案:M=10，N=4一個(gè)具有N個(gè)地址端的數(shù)據(jù)選擇器的功能是（

）。

答案:2N選

1七段顯示譯碼器，當(dāng)譯碼器七個(gè)輸出端狀態(tài)為abcdefg=1110000時(shí)（高電平有效），譯碼器輸入狀態(tài)（8421BCD碼）應(yīng)為（

）。

答案:0111與非門(mén)輸出為低電平時(shí)，需要滿足（

）。

答案:所有輸入端都是高電平描述觸發(fā)器的邏輯功能的方法有（

）。

(此題為多項(xiàng)選擇)

答案:狀態(tài)轉(zhuǎn)換表;特性方程;狀態(tài)轉(zhuǎn)換圖同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者（

）。

答案:沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制把一個(gè)六進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到（

）進(jìn)制計(jì)數(shù)器。

答案:24下列電路中不屬于時(shí)序電路的是（

）。

答案:數(shù)值比較器指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（

）。

答案:移位寄存器屬于組合邏輯電路的部件是（

）。

答案:編碼器把一個(gè)八進(jìn)制計(jì)數(shù)器與一個(gè)六進(jìn)制計(jì)數(shù)器串聯(lián)可得到（

）進(jìn)制計(jì)數(shù)器

答案:48不屬于時(shí)序邏輯電路的器件是（

）。

答案:加法器指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路是（

）。

答案:移位寄存器/star3/origin/ff6e17a396d59ff1e78ba8f0eec7c1ee.png

答案:同或門(mén)T觸發(fā)器中，當(dāng)T=0時(shí)，觸發(fā)器實(shí)現(xiàn)（

）功能。

答案:保持JK觸發(fā)器為0態(tài)的條件是（

）。

答案:

B．J=0，K=1

為了使時(shí)鐘控制的RS觸發(fā)器的次態(tài)為1，RS的取值應(yīng)為（

）。

答案:R=0，S=1/star3/origin/b8dad518840ce66f1d23677dacbbbe3d.png

答案:JK=11對(duì)于JK觸發(fā)器，若J=K，則可完成（

）觸發(fā)器的邏輯功能。

答案:T下列各種電路結(jié)構(gòu)的觸發(fā)器中哪種能構(gòu)成移位寄存器（

）

答案:主從結(jié)構(gòu)觸發(fā)器JK觸發(fā)器中，當(dāng)J=K=1時(shí)，觸發(fā)器實(shí)現(xiàn)（

）功能。

答案:翻轉(zhuǎn)(132)為實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)目偩€結(jié)構(gòu),要選用()電路。

答案:三態(tài)門(mén)(124)硅二極管導(dǎo)通和截止的條件是()。

答案:UF>0.7V,UF<0.5V(125)如果三極管工作于飽和區(qū),則該管()。

答案:發(fā)射結(jié)正向偏置,集電結(jié)正向偏置(126)半導(dǎo)體中有兩種載流子,分別是()。

答案:電子和空穴(127)減少三極管的飽和深度可提高工作速度,為此在下列條件中正確的措施是()。

答案:減少UBC(128)如圖3201所示二極管(設(shè)正向?qū)▔航禐?.7V)門(mén)電路,輸出電壓是()。

答案:4.3V(131)標(biāo)準(zhǔn)TTL電路的開(kāi)門(mén)電阻RON=3kΩ,一個(gè)3輸入端與門(mén)的A端接一個(gè)電阻R到地,要實(shí)現(xiàn)Y=BC,則R的取值應(yīng)()。

答案:大于3kΩ(137)TTL與非門(mén)的關(guān)門(mén)電平為0.8V,開(kāi)門(mén)電平為2V,當(dāng)其輸入低電平為0.4V,輸入高電平為3.5V時(shí),其輸入高電平噪聲容限為()。

答案:1.5V(133)輸出端可直接連在一起實(shí)現(xiàn)線與邏輯功能的門(mén)電路是()。

答案:OC門(mén)(134)對(duì)TTL與非門(mén)多余輸入端的處理,不能將它們()。

答案:接地(136)所謂三極管工作在倒置狀態(tài),是指三極管()。

答案:發(fā)射結(jié)反偏置,集電結(jié)正偏置(130)門(mén)電路的平均傳輸延遲時(shí)間是()。

答案:tpd=(tPHL+tPLH)/2(259)組合邏輯電路()。

答案:無(wú)記憶功能(265)要實(shí)現(xiàn)多輸入、單輸出邏輯函數(shù),最好選用()。

答案:數(shù)據(jù)選擇器(271)在下列邏輯電路中,不是組合邏輯電路的有()。

答案:寄存器(267)采用四位比較器(74LS85)對(duì)兩個(gè)四位數(shù)比較時(shí),最后比較的是()。

答案:最低位(266)四位比較器(74LS85)的三個(gè)輸出信號(hào)A>B,A=B,A答案:高電平(270)要消除競(jìng)爭(zhēng)-冒險(xiǎn),下列說(shuō)法中錯(cuò)誤的是()。

答案:以上都不對(duì)(264)一個(gè)有n位地址碼的數(shù)據(jù)選擇器,它的數(shù)據(jù)輸入端有()。

答案:2n個(gè)(263)要使三線-八線譯碼器74LS138能正常工作時(shí),其使能端STA,STB,STC的電平信號(hào)應(yīng)是()。

答案:100(262)用輸出低電平有效的三線-八線譯碼器(74LS138)和邏輯門(mén)實(shí)現(xiàn)某一邏輯函數(shù)()。

答案:不一定用與非門(mén)(260)優(yōu)先編碼器的編碼()。

答案:是唯一的(258)組合邏輯電路()。

答案:A與C均可(268)串行加法器的進(jìn)位信號(hào)采用()傳遞,并行加法器的進(jìn)位信號(hào)采用()傳遞。

答案:逐位,超前D/A轉(zhuǎn)換器可以把電壓轉(zhuǎn)換成電流。

答案:錯(cuò)在進(jìn)行A/D轉(zhuǎn)換時(shí)，常進(jìn)行的是(

)。

答案:采樣;保持;編碼要將方波脈沖的周期擴(kuò)展10倍，可采用(

)。

答案:十進(jìn)制計(jì)數(shù)器下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是(

)。

答案:并行A/D轉(zhuǎn)換器可編程存儲(chǔ)器的內(nèi)部結(jié)構(gòu)都存在與陣列和或陣列。

答案:對(duì)所有的半導(dǎo)體存儲(chǔ)器在運(yùn)行時(shí)都具有讀和寫(xiě)的功能。

答案:錯(cuò)存儲(chǔ)器的兩大主要技術(shù)指標(biāo)是(

)。

答案:存儲(chǔ)容量;存取速度某存儲(chǔ)器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲(chǔ)器的容量為(

)。

答案:2×856一個(gè)容量為1K×8的存儲(chǔ)器有（

）個(gè)存儲(chǔ)單元。

答案:8K555電路的輸出只能出現(xiàn)兩個(gè)狀態(tài)穩(wěn)定的邏輯電平之一。

答案:對(duì)單穩(wěn)態(tài)觸發(fā)器在觸發(fā)脈沖的作用下，從穩(wěn)定狀態(tài)轉(zhuǎn)換到暫穩(wěn)狀態(tài)(

)。

答案:依靠自身作用;能自動(dòng)返回到穩(wěn)定狀態(tài)石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是(

)。

答案:振蕩頻率穩(wěn)定脈沖整形電路有(

)。

答案:施密特觸發(fā)器用移位寄存器可以構(gòu)成8421BCD碼計(jì)數(shù)器。

答案:錯(cuò)同步時(shí)序邏輯電路中各觸發(fā)器的時(shí)鐘脈沖CP不一定相同。

答案:錯(cuò)一個(gè)十六進(jìn)制計(jì)數(shù)器，能計(jì)數(shù)(

)。

答案:八進(jìn)制計(jì)數(shù);十五進(jìn)制計(jì)數(shù)根據(jù)時(shí)序邏輯電路按各位觸發(fā)器接受時(shí)鐘脈沖控制信號(hào)的不同，可分為(

)。

答案:同步時(shí)序邏輯電路;異步時(shí)序邏輯電路按觸發(fā)器狀態(tài)轉(zhuǎn)換與時(shí)鐘脈沖CP的關(guān)系分類，計(jì)數(shù)器可分為（

）兩大類。

答案:同步和異步描述時(shí)序邏輯電路功能的兩個(gè)必不可少的重要方程式是(

)。

答案:次態(tài)方程和驅(qū)動(dòng)方程基本的RS觸發(fā)器具有“空翻”現(xiàn)象。

答案:錯(cuò)邊沿觸發(fā)方式的觸發(fā)器有(

)。

答案:主從型JK;維持阻塞型D僅具有保持和翻轉(zhuǎn)功能的觸發(fā)器是(

)。

答案:T觸發(fā)器3線—8線譯碼器電路是三—八進(jìn)制譯碼器。

答案:錯(cuò)BCD-七段顯示譯碼器(

)。

答案:使用了7個(gè)LED;有共陰極接法;有共陽(yáng)極接法10線—4線的集成優(yōu)先編碼器(

)。

答案:輸入有10線;輸出有4線譯碼器的輸入量是(

)。

答案:二進(jìn)制四輸入的譯碼器，其輸出端最多為(

)。

答案:16個(gè)八輸入端的編碼器按二進(jìn)制數(shù)編碼時(shí)，輸出端的個(gè)數(shù)是(

)。

答案:3個(gè)TTL和CMOS兩種集成電路與非門(mén)，其閑置輸入端都可以懸空處理。

答案:錯(cuò)所有的集成邏輯門(mén)，其輸入端子均為兩個(gè)或兩個(gè)以上。

答案:錯(cuò)二極管和三極管在數(shù)字電路中可工作在截止區(qū)、飽和區(qū)和放大區(qū)。

答案:錯(cuò)邏輯電路是由什么制作的？

答案:晶體管;場(chǎng)效應(yīng)管集電極開(kāi)路的TTL與非門(mén)(

)。

答案:又稱為OC門(mén);其輸出可以“線與“一個(gè)四輸入的與非門(mén)，使其輸出為0的輸入變量取值組合有(

)。

答案:1種CMOS電路的電源電壓范圍較大，約在(

)。

答案:3~18V若將一個(gè)TTL異或門(mén)當(dāng)做反相器使用，則異或門(mén)的A和B輸入端應(yīng)(

)。

答案:B輸入端接高電平，A輸入端做為反相器輸入端（

）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。

答案:三態(tài)門(mén)邏輯等式A+AB＝A+B成立。

答案:錯(cuò)若兩個(gè)最小項(xiàng)除去一個(gè)變量相同，其它都不同，稱此兩個(gè)最小項(xiàng)邏輯相鄰。

答案:錯(cuò)在邏輯函數(shù)的每個(gè)最小項(xiàng)中，都含有n個(gè)因子，每個(gè)變量都以原變量或反變量的形式出現(xiàn)且只出現(xiàn)一次。

答案:對(duì)8421BCD碼是指用4位二進(jìn)制代碼來(lái)表示十進(jìn)制數(shù)的十個(gè)數(shù)碼。

答案:對(duì)Ｌ＝Ａ?Ｂ表示或運(yùn)算。

答案:錯(cuò)邏輯函數(shù)的化簡(jiǎn)方法有(

)。

答案:代數(shù)法;卡諾圖余3碼是(

)。

答案:無(wú)權(quán)碼;編碼有固定規(guī)律邏輯關(guān)系是指(

)。

答案:由二值變量所構(gòu)成;反映和處理邏輯關(guān)系邏輯問(wèn)題的描述方法有(

)。

答案:真值表;邏輯表達(dá)式;工作波形圖卡諾圖化簡(jiǎn)時(shí)，每個(gè)圈包圍的方格數(shù)為(

)。

答案:2的n次方個(gè)兩個(gè)邏輯變量的任意一個(gè)最小項(xiàng)包含有(

)。

答案:兩個(gè)邏輯變量邏輯代數(shù)中的變量，只有（

）取值。

答案:0和1兩個(gè)十六進(jìn)制數(shù)2F所對(duì)應(yīng)的十進(jìn)制數(shù)為(

)。

答案:478421BCD碼01110010所表示的十進(jìn)制數(shù)是(

)。

答案:72使用3個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器最多有8個(gè)有效狀態(tài)。

答案:對(duì)若構(gòu)成一個(gè)六進(jìn)制計(jì)數(shù)器，至少要采用

位觸發(fā)器，這時(shí)構(gòu)成的電路有

個(gè)有效狀態(tài)，

個(gè)無(wú)效狀態(tài)。

答案:三；3;六；6;二；2時(shí)序邏輯電路按照各位觸發(fā)器觸發(fā)器的時(shí)鐘脈沖是否相同可分為

時(shí)序邏輯電路和

時(shí)序邏輯電路兩大類。

答案:同步;異步在下列器件中，屬于時(shí)序邏輯電路的是（

）。

答案:計(jì)數(shù)器

;序列信號(hào)檢測(cè)器;寄存器用8421BCD碼作為代碼的十進(jìn)制計(jì)數(shù)器，至少需要的觸發(fā)器個(gè)數(shù)是（

）。

答案:4/star3/origin/ce8961e3e91755d6a97e9a6d58a2a16b.png

答案:錯(cuò)基本SR鎖存器輸入信號(hào)的約束條件是

。

答案:SR=0下列觸發(fā)器具有0和置1功能的有（

）。

答案:D觸發(fā)器;JK觸發(fā)器/star3/origin/9640657b4516f74da86eebe60c503f2c.png

答案:T'僅具有置“0”和置“1”功能的觸發(fā)器是（

）。

答案:D觸發(fā)器

或非門(mén)構(gòu)成的基本SR鎖存器當(dāng)SR=10時(shí)，鎖存器輸出什么狀態(tài)

答案:置1設(shè)JK觸發(fā)器的初態(tài)為0，輸入端JK等于11時(shí)，次態(tài)為（

）。

答案:1與非門(mén)和或非門(mén)構(gòu)成的基本SR鎖存器輸入信號(hào)有什么區(qū)別？

答案:與非門(mén)構(gòu)成的輸入信號(hào)低電平有效，或非門(mén)構(gòu)成的高電平有效。與非門(mén)構(gòu)成的基本SR鎖存器，正常工作時(shí)輸入信號(hào)不允許同時(shí)為

。（填0或者1）

答案:0按照要求用兩種方法設(shè)計(jì)一個(gè)3輸入的組合邏輯電路。當(dāng)輸入的二進(jìn)制碼小于3時(shí)，輸出為0；輸入大于等于3時(shí)，輸出為1。1、用2輸入與非門(mén)實(shí)現(xiàn)，畫(huà)出相應(yīng)邏輯圖；2、用集成芯片74HC1383、74HC151實(shí)現(xiàn)。

答案:解：（1）設(shè)：三位編碼分別用變量A、

B和C，輸出用L表示，根據(jù)要求列出真值表：ABCL00000010010001111001101111011111

（2）寫(xiě)邏輯表達(dá)式并化簡(jiǎn)（3）與非門(mén)實(shí)現(xiàn)電路圖2、用74LS138實(shí)現(xiàn)編碼電路的輸入量一定是人們熟悉的十進(jìn)制數(shù)。

答案:錯(cuò)已知邏輯功能，求解邏輯表達(dá)式及電路圖的過(guò)程稱為邏輯電路的設(shè)計(jì)。（

）

答案:對(duì)能將某種特定信息轉(zhuǎn)換成機(jī)器識(shí)別的

制數(shù)碼的組合邏輯電路，稱之為

器；

答案:二進(jìn);編碼用8選1的數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)L=AB+AC+BC，其數(shù)據(jù)輸入端接法正確的是（

）。

答案:D0=D1=D2=D4=0,D3=D5=D6=D7=1四輸入的譯碼器，其輸出端最多為（

）。

答案:16個(gè)編碼器的輸出量是（

）。

答案:二進(jìn)制

/star3/origin/406b9c6721803f27a8e7eae38cb9c33d.png

答案:11111101

卡諾圖中為1的方格均表示邏輯函數(shù)的一個(gè)最小項(xiàng)。

（

）

答案:對(duì)利用約束項(xiàng)化簡(jiǎn)時(shí)，將全部約束項(xiàng)都畫(huà)入卡諾圖，可得到函數(shù)的最簡(jiǎn)形式。(

)

答案:錯(cuò)每個(gè)最小項(xiàng)都是各變量相“與”構(gòu)成的，即n個(gè)變量的最小項(xiàng)含有n個(gè)因子。

答案:對(duì)當(dāng)用卡諾圖表示邏輯函數(shù)最小項(xiàng)表達(dá)式時(shí)，是將出現(xiàn)的最小項(xiàng)用（

）表示，沒(méi)有出現(xiàn)的用（

）表示。

答案:1;0/star3/origin/60f870e25aabe3e0a01a3fca523197c3.png

答案:1/star3/origin/bcfe5def7fc31a6dc63ccb2b4d0dd586.png

答案:0下列邏輯等式哪些是正確的。（）

答案:A+AB=A/star3/origin/43f6c64648d5f19fd1f6d4f9d849065c.png

答案:0/star3/origin/9f339663bd61b0a0568455cc6c7e8ea8.png

答案:或非以下表達(dá)式中符合邏輯運(yùn)算法則的是（

）

答案:A+1=113.[電路設(shè)計(jì)]闡述公式化簡(jiǎn)法和卡諾圖化簡(jiǎn)法的特點(diǎn)。

答案:公式化簡(jiǎn)法：靈活多變，結(jié)果不易判斷?？ㄖZ圖化簡(jiǎn)法：方法固定，但不適合4變量以上的邏輯函數(shù)。12.[電路設(shè)計(jì)]卡諾圖最并最小項(xiàng)的原則是什么？

答案:兩個(gè)最小項(xiàng)合并消去1個(gè)變量；四個(gè)最小項(xiàng)合并小區(qū)2個(gè)變量；三個(gè)最小項(xiàng)合并消去3個(gè)變量。使用卡諾圖化簡(jiǎn)邏輯函數(shù)的依據(jù)是什么？

答案:相鄰的最小項(xiàng)只有一個(gè)變量不同什么叫做邏輯相鄰？

答案:兩個(gè)最小項(xiàng)中如果只有一個(gè)變量的取值不一樣，則具有邏輯相鄰性。邏輯函數(shù)的卡諾圖具有唯一性。

答案:對(duì)任何邏輯函數(shù)都等于其卡諾圖中為（

）的方格所對(duì)應(yīng)的最小項(xiàng)之和。

答案:1二變量邏輯函數(shù)Y(AB)的最小項(xiàng)有四個(gè)，分別為_(kāi)______、_______、_______、_______。

答案:_

_

_

_AB、AB、

AB

、

AB下列哪些最小項(xiàng)與m4具有邏輯相鄰性？

答案:m0;m12;m5;m6下面的函數(shù)表達(dá)式中，（

）是最小項(xiàng)表達(dá)式

答案:

_

__Y(A,B,C)=ABC+ABC下列最小項(xiàng)中與m5邏輯相鄰的是哪一個(gè)？

答案:m7對(duì)邏輯函數(shù)進(jìn)行變換的目的是什么？

答案:減少門(mén)電路的種類邏輯函數(shù)的最簡(jiǎn)式是唯一的。

答案:錯(cuò)3個(gè)變量的8個(gè)最小項(xiàng)相或等于（

）

答案:1/star3/origin/352bd41e322547acd63b7dcd342d225d.png

答案:1任何邏輯函數(shù)的真值表是唯一的。

答案:對(duì)具有“相異出1，相同出0”功能的邏輯門(mén)是

門(mén)，它的反是

門(mén)。

答案:異或;同或、

和

是把符號(hào)位和數(shù)值位一起編碼的表示方法，是計(jì)算機(jī)中數(shù)的表示方法。

答案:原碼;反碼;補(bǔ)碼相同為0，不同為1，它的邏輯關(guān)系是（

）。

答案:異或邏輯十進(jìn)制數(shù)100對(duì)應(yīng)的二進(jìn)制數(shù)為（

）。1011110

1100010

C、1100100

D、11000100

答案:1100100

[＋56]的補(bǔ)碼是（

）。A、00111000B

B、11000111B

C、01000111B

D、01001000B

答案:00111000B

所謂機(jī)器碼是指（

）。

答案:符號(hào)位數(shù)碼化了的二進(jìn)制數(shù)碼數(shù)字電路從集成度來(lái)看可分為幾大類？

答案:小規(guī)模（SSI)、中規(guī)模（MSI）、大規(guī)模（LSI）、超大規(guī)模（VLSI)和甚大規(guī)模（ULSI)。數(shù)字信號(hào)的特點(diǎn)是什么？

答案:數(shù)字信號(hào)用二值數(shù)字邏輯1、0描述。數(shù)字電路的BJT工作在放大區(qū)。

答案:錯(cuò)按照結(jié)構(gòu)和工藝分類，數(shù)字電路有（

）和（

）兩種系列。

答案:TTL；CMOS;CMOS；TTL根據(jù)電路的結(jié)構(gòu)特點(diǎn)及其對(duì)輸入信號(hào)的響應(yīng)規(guī)則的不同，數(shù)字電路可分為（

）和（

）。

答案:組合邏輯電路和時(shí)序邏輯電路數(shù)字電路的特點(diǎn)有哪些？

答案:穩(wěn)定性高，抗干擾能力強(qiáng)。;易于設(shè)計(jì)，可編程性。;便于集成，成本低廉。;高速度，低功耗。/star3/origin/8d445216ba04cd605d161dfa9dda9317.png

答案:錯(cuò)D觸發(fā)器的輸出總是跟隨其輸入的變化而變化。

答案:對(duì)標(biāo)準(zhǔn)與或式和最簡(jiǎn)與或式的概念相同。

答案:錯(cuò)當(dāng)某個(gè)邏輯恒等式成立時(shí)，則該等式兩側(cè)的對(duì)偶式也相等。

答案:對(duì)一個(gè)兩輸入端的門(mén)電路，當(dāng)輸入為1和0時(shí)，輸出不是1的門(mén)是（

）。

答案:或非門(mén)下列邏輯等式錯(cuò)誤的是（

）。

答案:A*1=18選1的數(shù)據(jù)選擇器的地址碼位數(shù)為（

）。

答案:3下列幾種說(shuō)法中錯(cuò)誤的是（

）。

答案:卡諾圖中1的個(gè)數(shù)和0的個(gè)數(shù)相同。/star3/origin/30163771763ea450438f7dd339f83aeb.png

答案:或/star3/origin/f760cd5ac8af41e69af1c8162a80f182.png

答案:異或僅具有保持和翻轉(zhuǎn)功能的觸發(fā)器是（

）。

答案:T觸發(fā)器八輸入端的編碼器按二進(jìn)制數(shù)編碼時(shí)，輸出端的個(gè)數(shù)是（

）。

答案:3個(gè)為防止“空翻”，應(yīng)采用（

）結(jié)構(gòu)的觸發(fā)器。

答案:主從或維持阻塞/star3/origin/e6848c5d7872d408acfcef34ccec0422.png

答案:保持高電平“1”/star3/origin/99a6b1c81408aa53cf17b402fcd3d7a7.png

答案:或非對(duì)鍵盤(pán)上的110個(gè)鍵進(jìn)行編碼，至少需要（）位二進(jìn)制代碼

答案:7/star3/origin/eef02da41225cb9ed99e84243316e975.png

答案:ABC=10020.6.20某同學(xué)參加四門(mén)課程考試，規(guī)定如下：

（1）課程A及格得1分，不及格得0分；

（2）課程B及格得2分，不及格得0分；

（3）課程C及格得4分，不及格得0分；

（4）課程D及格得5分，不及格得0分；若總得分大于8分（含8分），就可結(jié)業(yè)。試用與非門(mén)畫(huà)出實(shí)現(xiàn)上述要求的邏輯電路。

答案:解：設(shè)課程A、B、C、D及格為1,不及格為0;結(jié)業(yè)狀態(tài)變量為Y,Y=1表示結(jié)業(yè)，Y=0表示末能結(jié)業(yè)。由題意可列出真值表如下表所示。由真值表的各最小項(xiàng)可畫(huà)出相應(yīng)的卡諾圖，如下圖所示。由卡諾圖可得：實(shí)現(xiàn)此邏輯功能的由與非門(mén)構(gòu)成的邏輯電路如下圖所示：/ananas/latex/p/120499

答案:解：由題意設(shè)列車A、B、C開(kāi)車為1,不開(kāi)車為0;允許開(kāi)車信號(hào)為1,禁止開(kāi)車信號(hào)為0。對(duì)應(yīng)的邏輯真值表如小表所示。由真值表各最小項(xiàng)可得出Ya、Yb、Yc的卡諾圖及其化簡(jiǎn)結(jié)果如下圖a所示，題解圖b所示是實(shí)現(xiàn)邏輯要求的邏輯電路。/star3/origin/f218ee9d7f62e6b7b227f517b312a60b.png

答案:從表可以看出，三個(gè)變量的取值組合中，有偶數(shù)個(gè)1時(shí)，輸出變量為1,即具有“判偶”的邏輯功能。/star3/origin/e2faff8c6baf1396f8c38d9f6b989b2b.png

答案:計(jì)數(shù)/star3/origin/ef3f62e63ed288073d6478bacd3f49dd.png

答案:（2）/star3/origin/73ab37145e8bc22137880d777ccb147c.png

答案:計(jì)數(shù)/ananas/latex/p/813815

答案:10/star3/origin/2d8ea25e18e1777e13d50c3a40536663.png

答案:（1）/ananas/latex/p/463361

答案:01/star3/origin/467f0989d5a707d279b4ca7613e6b88f.png

答案:保持十進(jìn)制數(shù)23對(duì)應(yīng)的BCD碼是10111

答案:錯(cuò)二進(jìn)制數(shù)補(bǔ)碼1000101的原碼是1111011

答案:對(duì)二進(jìn)制數(shù)補(bǔ)碼00100100的原碼是00100100

答案:對(duì)二進(jìn)制無(wú)符號(hào)數(shù)1000101.001

轉(zhuǎn)化為十進(jìn)制數(shù)為133.125

答案:錯(cuò)二進(jìn)制無(wú)符號(hào)數(shù)1000101.001

轉(zhuǎn)化為十六進(jìn)制數(shù)為45.2

答案:對(duì)用卡諾圖化簡(jiǎn)

Y=A'BC+A'BC'+ABC

給定的約束條件為：A'B'+B'C=0

答案:前面是做題過(guò)程，不需要呈現(xiàn)，大家只需要把最后一個(gè)卡諾圖畫(huà)出，并圈圈，化簡(jiǎn)，寫(xiě)出表達(dá)式即可。有三臺(tái)電機(jī)abc，試設(shè)計(jì)一檢測(cè)電路，有一臺(tái)轉(zhuǎn)時(shí)綠燈亮，兩臺(tái)或三臺(tái)轉(zhuǎn)時(shí)，紅燈亮，其余情況燈不亮。寫(xiě)出真值表，邏輯表達(dá)式，如果表達(dá)式不是最簡(jiǎn)表達(dá)式，請(qǐng)進(jìn)行化簡(jiǎn)，最后將表達(dá)式轉(zhuǎn)換成與非-與非式。

答案:Y1=AB'C'+A'BC'+A'B'C=((AB'C')'(A'BC')'(A'B'C)')'Y2=A'BC+AB'C+ABC'+ABC=AB+BC+CA=((AB)'(BC)'(CA)')'寫(xiě)出邏輯函數(shù)式并化簡(jiǎn)，題2.6（b）

答案:Y2=ABC'查找故障的常用方法有哪些？

答案:1.直觀檢查法2.縮小故障的懷疑區(qū)3.順序檢查法4.對(duì)半分離法5.比較法6.替換法常見(jiàn)的邏輯故障有哪些？

答案:永久故障（a）固定電平故障它是指某一點(diǎn)的邏輯電平為一固定電平值的故障。如接地故障或者短路（b）橋接故障它是由兩根或者多跟信號(hào)線相互短路造成的。主要有兩種類型：輸入信號(hào)之間橋接造成的故障；反饋橋接造成的故障。(2)間歇故障這類故障具有偶發(fā)性的特點(diǎn)。在電路故障的瞬間會(huì)造成功能錯(cuò)誤，故障消失后，電路又恢復(fù)正常，表現(xiàn)形式為時(shí)有時(shí)無(wú)。如競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象產(chǎn)生的故障、電子元件的衰老、特性的變化、電磁信號(hào)的干擾等都會(huì)造成間歇性故障。這類故障的檢查是十分困難的。數(shù)字電路調(diào)試中應(yīng)注意的問(wèn)題有哪些？

答案:(1)元件類型調(diào)試中注意區(qū)分元件的類型、TTL電路或CMOS電路等，并依次確定與之相適應(yīng)的電源電壓、電平轉(zhuǎn)換、負(fù)載電路等。(2)時(shí)序電路的初始狀態(tài)，檢查能否自啟動(dòng)應(yīng)保證電路開(kāi)機(jī)后能順利的進(jìn)入正常的工作狀態(tài)，還要注意檢查各集成電路輔助端子、多余端子的處理是否得當(dāng)?shù)取?3)各單元電路間的時(shí)序關(guān)系要先熟悉各單元電路之間的時(shí)序關(guān)系，以便對(duì)照時(shí)序圖檢查各點(diǎn)波形。注意區(qū)分各觸發(fā)器的觸發(fā)邊沿是上升沿還是下降沿，其時(shí)鐘信號(hào)與振蕩器輸出的時(shí)鐘信號(hào)之間的關(guān)系。電子電路的一般調(diào)試方法有哪些？

答案:1.檢查電路2.按功能模塊分別進(jìn)行調(diào)試3.先靜態(tài)調(diào)試，再動(dòng)態(tài)調(diào)試4.整機(jī)聯(lián)調(diào)（統(tǒng)調(diào)）5.指標(biāo)測(cè)試簡(jiǎn)述555定時(shí)器構(gòu)成的多諧振蕩器。

答案:多諧振蕩器可以由門(mén)電路構(gòu)成，也可以由555定時(shí)器構(gòu)成。由門(mén)電路構(gòu)成的多諧振蕩器和基本RS觸發(fā)器在結(jié)構(gòu)上極為相似，只是用于反饋的耦合網(wǎng)絡(luò)不同。RS觸發(fā)器具有兩個(gè)穩(wěn)態(tài)，多諧振蕩器沒(méi)有穩(wěn)態(tài)，所以又稱為無(wú)穩(wěn)電路。在多諧振蕩器中，由一個(gè)暫穩(wěn)態(tài)過(guò)渡到另一個(gè)暫穩(wěn)態(tài)，其“觸發(fā)”信號(hào)是由電路內(nèi)部電容充（放）電提供的，因此無(wú)需外加觸發(fā)脈沖。多諧振蕩器的振蕩周期與電路的阻容元件有關(guān)。什么是多諧振蕩器？

答案:能產(chǎn)生矩形脈沖的自激振蕩電路叫做多諧振蕩器。單穩(wěn)態(tài)觸發(fā)器具有哪些特點(diǎn)？

答案:單穩(wěn)態(tài)觸發(fā)器具有下列特點(diǎn)：電路有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)。在外來(lái)觸發(fā)脈沖作用下，電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)。暫穩(wěn)態(tài)是一個(gè)不能長(zhǎng)久保持的狀態(tài)，經(jīng)過(guò)一段時(shí)間后，電路會(huì)自動(dòng)返回到穩(wěn)態(tài)。暫穩(wěn)態(tài)的持續(xù)時(shí)間與觸發(fā)脈沖無(wú)關(guān)，僅決定于電路本身的參數(shù)。什么是施密特觸發(fā)器？

答案:施密特觸發(fā)器是一種能夠把輸入波形整形成為適合于數(shù)字電路需要的矩形脈沖的電路。而且由于具有滯回特性，所以抗干擾能力也很強(qiáng)。什么是回差特性？

答案:回差特性是施密特觸發(fā)器的一個(gè)重要特性。對(duì)回差特性的要求視其應(yīng)用場(chǎng)合而有所不同。當(dāng)用它作整形和波形變換時(shí)，希望回差電壓越小越好；若回差電壓大于信號(hào)電壓幅度，則電路一旦翻轉(zhuǎn)后就不能再次翻轉(zhuǎn)，也就得不到矩形波輸出了。當(dāng)利用回差特性消除干擾時(shí)，要選擇適當(dāng)?shù)碾娐穮?shù)，保證有一定回差電壓，以消除疊加在輸入信號(hào)上的干擾。由于施密特觸發(fā)器具有回差電壓，所以抗干擾能力較強(qiáng)。簡(jiǎn)述555定時(shí)器的功能。

答案:555定時(shí)器的功能主要由兩個(gè)比較器決定。兩個(gè)比較器的輸出電壓控制RS觸發(fā)器和放電管的狀態(tài)。在電源與地之間加上電壓，當(dāng)5腳懸空時(shí)，則電壓比較器C1的同相輸入端的電壓為2VCC/3，C2的反相輸入端的電壓為VCC若觸發(fā)輸入端TR的電壓小于VCC/3，則比較器C2的輸出為0，可使RS觸發(fā)器置1，使輸出端OUT=1。如果閾值輸入端TH的電壓大于2VCC/3，同時(shí)TR端的電壓大于VCC/3，則C1的輸出為0，C2的輸出為1，可將RS觸發(fā)器置0，使輸出為0電平。由ADC0804組成的微機(jī)數(shù)據(jù)采集系統(tǒng)是如何工作的？

答案:當(dāng)需要采集數(shù)據(jù)時(shí)，微處理器首先選中ADC0804，并執(zhí)行一條寫(xiě)指令操作，此時(shí)ADC0804的CS和WR同時(shí)被置為低電平，啟動(dòng)A/D轉(zhuǎn)換。100μs后，ADC0804的INTR端由高變低，向微處理器提出中斷申請(qǐng)，微處理器在響應(yīng)中斷后，再次選中ADC0804，并執(zhí)行一條讀指令操作，此時(shí)ADC0804的CS和RD同時(shí)被置為低電平，即可取走A/D轉(zhuǎn)換后的數(shù)據(jù)，進(jìn)行分析或?qū)⑵浯嫒氪鎯?chǔ)器中。此時(shí)系統(tǒng)便完成了一次數(shù)據(jù)采集。A/D轉(zhuǎn)換器可以分為哪幾類？

答案:并行比較型、逐次逼近型、積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換過(guò)程，可以分為_(kāi)____、_____、_____和_____4個(gè)步驟。

答案:采樣;保持;量化;編碼由AD7520組成的鋸齒波發(fā)生器產(chǎn)生鋸齒波的原理是什么？

答案:10位二進(jìn)制加法計(jì)數(shù)器從全“0”加到全“1”，電路的模擬輸出電壓uo由0V增加到最大值。此時(shí)再來(lái)一個(gè)計(jì)數(shù)脈沖，則計(jì)數(shù)器的值由全1變?yōu)槿?，輸出電壓也從最大值跳變?yōu)?，輸出波形開(kāi)始一個(gè)新的周期。如果計(jì)數(shù)脈沖不斷，則可在電路的輸出端得到周期性的鋸齒波。將模擬量轉(zhuǎn)換為數(shù)字量，采用______轉(zhuǎn)換器，將數(shù)字量轉(zhuǎn)換為模擬量，采用______轉(zhuǎn)換器。

答案:A/D;D/A在D/A轉(zhuǎn)換電路中，輸出模擬電壓數(shù)值與輸入的數(shù)字量之間____關(guān)系？

答案:成正比什么是扭環(huán)形計(jì)數(shù)器？

答案:扭環(huán)形計(jì)數(shù)器的定義同環(huán)形計(jì)數(shù)器的定義基本類似，只是在反饋電路上略有差別，扭環(huán)形計(jì)數(shù)器的反饋在高位端進(jìn)過(guò)一個(gè)反向后再輸出移位寄存器的最低位串行輸入端。優(yōu)點(diǎn)：n個(gè)觸發(fā)器組成的扭環(huán)形計(jì)數(shù)器2n個(gè)有效狀態(tài)，有效狀態(tài)利用率比環(huán)形計(jì)數(shù)器增加一倍。移位寄存器74LS194的特點(diǎn)有哪些？

答案:并行輸入，并行輸出四種操作方式：左移、右移、同步并行寄存、不動(dòng)（保持）正沿時(shí)鐘觸發(fā)無(wú)條件直接清零什么是寄存器？

答案:寄存器：具有寄存功能的電路，可寄存一組二進(jìn)制數(shù)碼的邏輯部件，叫寄存器，是由觸發(fā)器構(gòu)成的，只要有置位和復(fù)位功能，就可以做寄存器，如基本SR鎖存器、D觸發(fā)器、JK觸發(fā)器等等。一個(gè)觸發(fā)器可以存1位二進(jìn)制代碼，故N位二進(jìn)制代碼需要N個(gè)觸發(fā)器。寄存器是計(jì)算機(jī)的主要部件之一，它用來(lái)暫時(shí)存放數(shù)據(jù)或指令。簡(jiǎn)述計(jì)數(shù)器74LS163功能。

答案:a.74LS163為可預(yù)置的4位二進(jìn)制同步計(jì)數(shù)器。b.74LS163的清除是同步的，當(dāng)清除端RD為低電平時(shí)，在時(shí)鐘端(CP)上升沿作用下，才可能完成清除功能。c.74LS163的預(yù)置是同步的，當(dāng)置入控制端LD為低電平時(shí)，在CP上升沿作用下，輸出端(Q3-Q0)與數(shù)據(jù)輸入端(D3-D0)相一致。對(duì)于74LS163，當(dāng)CP由低至高跳變或跳前，如果計(jì)數(shù)控制端(CTp、CTT)為高電平，則LD應(yīng)避免由低到高電平的跳變。d.74LS163的計(jì)數(shù)是同步的，靠CP同時(shí)加在四個(gè)觸發(fā)器上而實(shí)現(xiàn)的。當(dāng)CTp和CTT均為高電平時(shí)，在CP上升沿作用下Qo-Q3同時(shí)變化，從而消除了異步計(jì)數(shù)器中出現(xiàn)的計(jì)數(shù)尖端。對(duì)于74LS163，只有當(dāng)CP為高電平時(shí)，CTp和CTT才允許由高至低電平的跳變，74LS163的CTP、CTT跳變與CP無(wú)關(guān)。e.74LS163有超前進(jìn)位功能。當(dāng)計(jì)數(shù)溢出時(shí)，進(jìn)位輸出端CO輸出一個(gè)高電脈沖，其寬度為Qo的高電平部分。f.在不外加門(mén)電路的情況下，可級(jí)聯(lián)成N位同步計(jì)數(shù)器。g.對(duì)于74LS163，在CP出現(xiàn)前，即使CTp、CTT、CR發(fā)生變化，電路的功能也不受影響。簡(jiǎn)要描述計(jì)數(shù)器74Ls161功能。

答案:A.異步清零功能：當(dāng)CR＝0時(shí)，不管其他輸人端的狀態(tài)如何（包括時(shí)鐘信號(hào)CP），4個(gè)觸發(fā)器的輸出全為零。B.同步并行預(yù)置數(shù)功能：在CR＝1的條件下，當(dāng)LD＝0且有時(shí)鐘脈沖CP的上升沿作用時(shí)，D3，D2，D1，D0輸入端的數(shù)據(jù)將分別被Q3～Q0所接收。由于置數(shù)操作必須有CP脈沖上升沿相配合，故稱為同步置數(shù)。C.保持功能：在CR=LD＝1的條件下,當(dāng)T*P＝0時(shí),不管有無(wú)CP脈沖作用,計(jì)數(shù)器都將保持原有狀態(tài)不變（停止計(jì)數(shù)）。D.同步二進(jìn)制計(jì)數(shù)功能：當(dāng)CR＝LD＝P＝T＝1時(shí),74LS161處于計(jì)數(shù)狀態(tài),電路從0000狀態(tài)開(kāi)始,連續(xù)輸入16個(gè)計(jì)數(shù)脈沖后,電路將從1111狀態(tài)返回到0000狀態(tài),狀態(tài)表見(jiàn)表二。E.進(jìn)位輸出C：當(dāng)計(jì)數(shù)控制端T＝1,且觸發(fā)器全為1時(shí),進(jìn)位輸出為1,否則為0。利用已有的集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法有哪些？

答案:（1）直接選用已有的計(jì)數(shù)器。例如，欲構(gòu)成十進(jìn)制計(jì)數(shù)器，可直接選用十進(jìn)制異步計(jì)數(shù)器74LS192。（2）用兩個(gè)模小的計(jì)數(shù)器串接可以構(gòu)成模為兩者之積的計(jì)數(shù)器。例如，用模6和模10計(jì)數(shù)器串接起來(lái)，可以構(gòu)成模60計(jì)數(shù)器。（3）利用反饋法改變?cè)杏?jì)數(shù)長(zhǎng)度這種方法是，當(dāng)計(jì)數(shù)器計(jì)數(shù)到某一數(shù)值時(shí)，由電路產(chǎn)生的置位脈沖或復(fù)位脈沖，加到計(jì)數(shù)器預(yù)置數(shù)控制端或各個(gè)觸發(fā)器清零端，使計(jì)數(shù)器恢復(fù)到起始狀態(tài)，從而達(dá)到改變計(jì)數(shù)器模的目的。時(shí)序邏輯電路計(jì)數(shù)器的定義和作用是什么？

答案:1.計(jì)數(shù)器的定義：在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。2.計(jì)數(shù)器的作用：計(jì)數(shù)器是數(shù)字電路和計(jì)算機(jī)中廣泛應(yīng)用的一種邏輯部件，可累計(jì)輸入脈沖的個(gè)數(shù)，可用于定時(shí)、分頻、時(shí)序控制等。計(jì)數(shù)器是數(shù)字系統(tǒng)中使用最廣泛的時(shí)序部件，幾乎不存在沒(méi)有計(jì)數(shù)器的系統(tǒng)。如何分析時(shí)序邏輯電路？

答案:同步時(shí)序電路的分析步驟：1.了解電路的組成：電路的輸入、輸出信號(hào)、觸發(fā)器的類型等；2.寫(xiě)出方程：從給定的邏輯電路圖中寫(xiě)出時(shí)序邏輯電路的輸出方程、激勵(lì)方程和狀態(tài)方程；3.列出狀態(tài)表：根據(jù)邏輯電路的三個(gè)方程組列出狀態(tài)表；4.畫(huà)出狀態(tài)圖：根據(jù)時(shí)序邏輯電路的狀態(tài)表畫(huà)出狀態(tài)圖；5.畫(huà)出時(shí)序圖：根據(jù)時(shí)序邏輯電路的邏輯圖和狀態(tài)表畫(huà)出時(shí)序圖；6.由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖得出電路的邏輯功能。什么是moore型邏輯電路？什么是melly型邏輯電路？

答案:米里型（mealy）：輸出信號(hào)不僅取決于存儲(chǔ)電路的狀態(tài)，而且還取決于輸入變量。摩爾型（moore）：輸出信號(hào)僅僅取決于存儲(chǔ)電路的狀態(tài)，故穆?tīng)栃碗娐分皇敲桌碗娐返奶乩?，輸出僅與電路的現(xiàn)態(tài)有關(guān)。Moore型電路的特殊情況是無(wú)外部輸出，而此時(shí)，電路的狀態(tài)可看作是電路的輸出。時(shí)序邏輯電路的定義和特點(diǎn)是什么？

答案:在數(shù)字電路中，凡是任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的輸入，而且還和電路原來(lái)的狀態(tài)有關(guān)者，都叫做時(shí)序邏輯電路，簡(jiǎn)稱時(shí)序電路。邏輯功能特點(diǎn)：任何時(shí)刻電路的輸出，不僅和該時(shí)刻的輸入信號(hào)有關(guān)，而且還取決于電路原來(lái)的狀態(tài)。電路組成特點(diǎn)：與時(shí)間因素（CP）有關(guān)，含有記憶性的元件（觸發(fā)器）如何將邊沿D觸發(fā)器CT74LS74的輸出端Q的初態(tài)置0或置1？

答案:將異步置0端即可將其初態(tài)置0；將異步置1端即可將其初態(tài)置1。邊沿D觸發(fā)器在輸入D=1時(shí)，輸入時(shí)鐘脈沖CP上升沿后，觸發(fā)器翻到1狀態(tài)。

答案:對(duì)邊沿D觸發(fā)器在時(shí)鐘脈沖CP上升沿到來(lái)前D=1，而在CP上升沿以后D變?yōu)?，則觸發(fā)器狀態(tài)為：

答案:

1狀態(tài)D觸發(fā)器的功能有？

答案:置0；置1D觸發(fā)器的輸出總是跟隨其D信號(hào)輸入的變化而變化。

答案:對(duì)僅具有置“0”和置“1”功能的觸發(fā)器是：

答案:D觸發(fā)器/star3/origin/bc81f84c3b4c28d6be6d2d755be39e4c.png

答案:對(duì)上升沿觸發(fā)的JK觸發(fā)器原狀態(tài)為1，欲使其狀態(tài)變?yōu)?時(shí)，則在時(shí)鐘脈沖CP上升沿到來(lái)前置J=×、K=1。

答案:對(duì)邊沿JK觸發(fā)器在時(shí)鐘脈沖CP=1期間，J、K輸入信號(hào)發(fā)生變化時(shí)，輸出Q的狀態(tài)隨之變化。

答案:錯(cuò)邊沿JK觸發(fā)器具有

、

、

、

功能，其特性方程為

。

答案:置0;置1;保持;翻轉(zhuǎn)下降沿觸發(fā)的邊沿JK觸發(fā)器在時(shí)鐘脈沖CP下降沿到來(lái)前J=1、K=0，而在CP下降沿到來(lái)后變?yōu)镴=0、K=1，則觸發(fā)器狀態(tài)為：

答案:1狀態(tài)JK觸發(fā)器具有

、

、

和

四種功能。

答案:置0；置1；保持；翻轉(zhuǎn)同步JK觸發(fā)器在時(shí)鐘脈沖CP=1期間，J、K輸入信號(hào)發(fā)生變化時(shí)，對(duì)輸出Q的狀態(tài)不會(huì)有影響。

答案:錯(cuò)同步觸發(fā)器存在的空翻現(xiàn)象是？

答案:通常把一個(gè)CP脈沖作用期間，輸入信號(hào)發(fā)生多次變化時(shí)，觸發(fā)器輸出狀態(tài)也相應(yīng)發(fā)生多次翻轉(zhuǎn)的現(xiàn)象稱為空翻。同步RS觸發(fā)器在CP=1期間，輸出狀態(tài)隨輸入R、S端的信號(hào)變化。

答案:對(duì)基本RS觸發(fā)器有

、

、

三種可使用的功能。電路中不允許兩個(gè)輸入端同時(shí)為

，否則將出現(xiàn)邏輯混亂。

答案:置0;置1;保持;低電平觸發(fā)器具有幾個(gè)穩(wěn)定狀態(tài)？其輸出狀態(tài)是由哪些因素決定的？

答案:觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，分別稱為1態(tài)和0態(tài)；其輸出狀態(tài)是由觸發(fā)器的輸入信號(hào)和原有狀態(tài)決定的。一個(gè)觸發(fā)器可保存1位二進(jìn)制數(shù)。

答案:對(duì)/star3/origin/9e394b7dc7ee1fa1874e992f5d8c9ffc.png

答案:1;0競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象通常有哪2種判斷方法？

答案:判斷方法通常有代數(shù)法和卡諾圖法。與門(mén)和或門(mén)分別可能存在哪種類型的冒險(xiǎn)？

答案:與門(mén)可能存在“1”冒險(xiǎn)，而或門(mén)可能存在“0”冒險(xiǎn)。一位加法器中，全加器與半加器的區(qū)別是什么？

答案:半加器是只考慮兩個(gè)1位二進(jìn)制數(shù)相加，不考慮低位的進(jìn)位；全加器要考慮低位的進(jìn)位。多位比較器的比較原則是什么？

答案:比較原則：先比較最高位，在高位相等的條件下，取決于低位的比較結(jié)果。雙4選1數(shù)據(jù)選擇器能改進(jìn)成8選1的數(shù)據(jù)選擇器嗎？

答案:可以。借用附加控制端S′作為第3位地址輸入端。顯示譯碼器的邏輯功能是什么？

答案:將輸入的8421BCD碼轉(zhuǎn)化成驅(qū)動(dòng)LED發(fā)光的高、低電平信號(hào)，驅(qū)動(dòng)LED顯示出不同的十進(jìn)制字符。共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)。（

）

答案:對(duì)一個(gè)高電平有效8421碼BCD七段譯碼器／驅(qū)動(dòng)器，輸入數(shù)據(jù)碼0000時(shí)，顯示管（

）段發(fā)光；輸入數(shù)碼1000時(shí)，（

）段發(fā)光。Ａａ－ｆＢ、ａ－ｇＣ、ｂ－ｃＤ、ａ－ｄ

答案:A;B共陰極顯示器，相應(yīng)的陽(yáng)極段為

電平時(shí)，即要求譯碼器／驅(qū)動(dòng)器輸出

電平時(shí)，則該段才發(fā)光；共陽(yáng)極顯示器件，相應(yīng)的陰極為

電平，即要求譯碼器／驅(qū)動(dòng)器輸出

電平時(shí)，各顯示段才發(fā)光。

答案:高;高;低;低半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式，分別為共

極和

極兩種。

答案:陰;陽(yáng)二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。（

）

答案:對(duì)編碼與譯碼是互逆的過(guò)程。（

）

答案:對(duì)３線-８線，４線-16線譯碼器均屬于部分譯碼器，而8421BCD譯碼器是全譯碼器（

）。

答案:錯(cuò)一個(gè)輸出低電平有效的8421ＢＣＤ譯碼器，輸出用Ｙ０－Ｙ９分別代表0-9，當(dāng)輸入0000時(shí)譯碼器（

）輸出線為低電平；輸入為0111時(shí)譯碼器（

）輸出線為低電平。Ａ、Ｙ1－Ｙ9Ｂ、Ｙ0－Ｙ8

Ｃ、Ｙ0Ｄ、Ｙ7

答案:C;D譯碼器是編碼器的逆過(guò)程，它有Ｎ輸入端，Ｍ個(gè)輸出端，當(dāng)Ｍ=２N時(shí)，稱為

；當(dāng)Ｍ<２N時(shí)，稱為

。

答案:全譯碼;部分譯碼輸入3位二進(jìn)制代碼的二進(jìn)制譯碼器應(yīng)有

個(gè)輸出端，共輸出

個(gè)最小項(xiàng)。

答案:8;8編碼器的功能是用二進(jìn)制代碼的各種組合來(lái)表示某種具有特定含義的對(duì)象或信號(hào)。________的功能與編碼器的功能相反。

答案:譯碼器譯碼器按功能的不同分為三種

，

，

。

答案:二進(jìn)制譯碼器，;二-十進(jìn)制譯碼器;顯示譯碼器輸入為n位二進(jìn)制代碼的譯碼器輸出端個(gè)數(shù)為（

）

答案:2n

個(gè)

編碼器在編碼時(shí)應(yīng)遵循的編碼規(guī)則是什么？

答案:編碼應(yīng)滿足的規(guī)則如下，對(duì)m個(gè)輸入信號(hào)編碼時(shí)，設(shè)有n為二進(jìn)制代碼輸出，m與n應(yīng)滿足的關(guān)系為。優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。（

）

答案:錯(cuò)優(yōu)先編碼器只對(duì)多個(gè)輸入編碼信號(hào)中優(yōu)先權(quán)最高的信號(hào)進(jìn)行編碼。

（

）

答案:對(duì)8421BCD編碼器是一個(gè)輸入

線,輸出

線的編碼器。

答案:10;4一個(gè)輸入低電平有效的三位二進(jìn)制優(yōu)先編碼器，當(dāng)輸入有多個(gè)為低電平時(shí)，只對(duì)優(yōu)先級(jí)最

的輸入編碼，它屬于輸入

線，輸出

線的優(yōu)先編碼器。

答案:高;8;3編碼器按功能的不同分為三種

，

，

。

答案:二進(jìn)制編碼器;二-十進(jìn)制編碼器;優(yōu)先編碼器101鍵盤(pán)的編碼器輸出（

）位二進(jìn)制代碼。

答案:7若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為（

）位。

答案:6二-十制編碼器的輸入編碼信號(hào)應(yīng)有（

）

答案:10個(gè)要對(duì)15種信息進(jìn)行編碼，需要（

）位的編碼器。

答案:4位組合邏輯電路與時(shí)序邏輯電路的區(qū)別是什么？

答案:組合邏輯電路是輸出只與當(dāng)前的輸入有關(guān)，而時(shí)序邏輯電路的輸出不僅與當(dāng)前的輸入有關(guān)還與電路以前的狀態(tài)有關(guān)；也就是說(shuō)組合邏輯電路不含有記憶的元件，而時(shí)序邏輯電路有。請(qǐng)簡(jiǎn)述什么是約束項(xiàng)？

答案:邏輯變量之間的約束關(guān)系稱為約束。把不允許出現(xiàn)的對(duì)應(yīng)組合對(duì)應(yīng)的最小項(xiàng)稱為約束項(xiàng)。有無(wú)關(guān)項(xiàng)的邏輯函數(shù)，在填寫(xiě)卡諾圖時(shí)，在它們對(duì)應(yīng)的小方格里只能記為，不能記為1或0。

答案:錯(cuò)帶有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的最小項(xiàng)表達(dá)式為：（）

答案:對(duì)卡諾圖化簡(jiǎn)時(shí)，無(wú)關(guān)項(xiàng)的取值只能為1。

（

）

答案:錯(cuò)卡諾圖化簡(jiǎn)時(shí)，無(wú)論變量如何取值，幾個(gè)最小項(xiàng)之和都是零，則這幾個(gè)最小項(xiàng)須是無(wú)關(guān)項(xiàng)。

（

）

答案:對(duì)在利用無(wú)關(guān)項(xiàng)化簡(jiǎn)邏輯函數(shù)時(shí)，可將無(wú)關(guān)項(xiàng)視為_(kāi)_________和__________來(lái)處理。

答案:1;0/star3/origin/6face2ef4d26ea1c905f54265d30f252.png

答案:1.將邏輯函數(shù)轉(zhuǎn)換為最小項(xiàng)表達(dá)形式2.畫(huà)出卡諾圖，并填值，畫(huà)包圍圏。

3.根據(jù)包圍圈，寫(xiě)出化簡(jiǎn)后的結(jié)果。/star3/origin/41337853202e3550435f5006562380f8.png

答案:?1.將邏輯函數(shù)轉(zhuǎn)換為最小項(xiàng)表達(dá)形式2.畫(huà)出卡諾圖，并填值，畫(huà)包圍圏。

3.根據(jù)包圍圈，寫(xiě)出化簡(jiǎn)后的結(jié)果。一個(gè)具有A、B、C三個(gè)變量的邏輯函數(shù)對(duì)應(yīng)幾個(gè)卡諾圖方格？

答案:對(duì)應(yīng)8個(gè)方格，可以用2n（n取整數(shù)）來(lái)計(jì)算將每個(gè)圈中互反變量消去，保留相同變量，所得到的或項(xiàng)再邏輯相加，便可以得到化簡(jiǎn)后的最簡(jiǎn)與或表達(dá)式。（）

答案:錯(cuò)卡諾圖化簡(jiǎn)邏輯函數(shù)的本質(zhì)就是合并相鄰最小項(xiàng)。

（

）

答案:對(duì)2n個(gè)最小項(xiàng)合并時(shí)可以消去__________個(gè)變量。

答案:n在卡諾圖中，凡是幾何相鄰的__________個(gè)最小項(xiàng)均可以合并，合并時(shí)可以消去有關(guān)變量。

答案:2n請(qǐng)簡(jiǎn)述什么是卡諾圖？

答案:卡諾圖是邏輯函數(shù)的一種圖形表示。它是一種平面方格圖，每個(gè)小方格代表邏輯函數(shù)的一個(gè)最小項(xiàng)，故又稱為最小項(xiàng)方格圖?？ㄖZ圖與真值表之間沒(méi)有關(guān)系。（）

答案:錯(cuò)邏輯函數(shù)常用的化簡(jiǎn)方法有代數(shù)法和

。

答案:卡諾圖法四變量邏輯函數(shù)對(duì)應(yīng)的卡諾圖有（）個(gè)方格

答案:17一個(gè)具有A、B、C三個(gè)邏輯變量的邏輯函數(shù)Y=AB+AC+BC是它們的最小項(xiàng)表達(dá)式。

答案:錯(cuò)最小項(xiàng)指的是值最小的項(xiàng)。（）

答案:錯(cuò)以下選項(xiàng)哪些屬于代數(shù)法化簡(jiǎn)（）

答案:并向法;吸收法;消因子法;消項(xiàng)法;配項(xiàng)法所謂與或表達(dá)式就是指邏輯表達(dá)式是由幾個(gè)_________項(xiàng)相加而組成的，有時(shí)也稱之為“積之和”形式。

答案:與_________表達(dá)式是最基本的形式。

答案:與或請(qǐng)簡(jiǎn)述反演規(guī)則。

答案:將任一函數(shù)中所有的原變量變成反變量，反變量變成原變量；所有的變成+，+變成；所有的1變成0,0變成1，就可得到該函數(shù)的反函數(shù)。/star3/origin/004ae48a39ad72b598a87f25274e15f8.png

答案:F=;F’＝G;F＝G1公式的結(jié)果是（）

答案:0邏輯函數(shù)與真值表之間沒(méi)有關(guān)系。（）

答案:錯(cuò)邏輯函數(shù)的特點(diǎn)是（）

答案:邏輯變量和邏輯函數(shù)的取值只有0和1兩種可能。;函數(shù)和變量之間的關(guān)系由與、或、非三種基本運(yùn)算決定。CMOS反相器電路中PMOS管和NMOS管哪個(gè)作為驅(qū)動(dòng)管使用，哪個(gè)作為負(fù)載管使用？

答案:CMOS反相器電路中PMOS管作為負(fù)載管使用，NMOS管作為驅(qū)動(dòng)管使用。CMOS電路的特點(diǎn)：靜態(tài)功耗

、輸入電阻

、噪聲容限

。(填字母）

A很大

B很小

C高

D

低

答案:B;A;C對(duì)于普通的TTL門(mén)電路，可以將它們的輸出端直接進(jìn)行并聯(lián)使用嗎？

答案:不能，普通的TTL門(mén)電路，輸出端若直接并聯(lián)使用，將可能產(chǎn)生很大的電流，會(huì)損壞電路的輸出級(jí)。使用集電極開(kāi)路的門(mén)電路（OC門(mén)）即可解決該問(wèn)題。多個(gè)集電極開(kāi)路門(mén)（OC門(mén)）輸出端并聯(lián)且通過(guò)電阻接電源時(shí)，可實(shí)現(xiàn)線與

答案:對(duì)三態(tài)輸出門(mén)輸出的三個(gè)狀態(tài)是

、

、

。

答案:高電平;低電平;高阻狀態(tài)集電極開(kāi)路門(mén)（OC門(mén)）在使用時(shí)，輸出端需通過(guò)電阻接(

)

答案:電源VCC

TTL與非門(mén)電路與TTL反相器電路相同點(diǎn)和不同點(diǎn)分別是什么？

答案:TTL與非門(mén)電路的中間級(jí)和輸出級(jí)同反相器電路完全相同；不同地方在于，與非門(mén)電路的輸入級(jí)至少有2個(gè)的反射結(jié)，而反相器電路只有1個(gè)反射結(jié)。TTL與非門(mén)帶同類門(mén)電路拉電流負(fù)載個(gè)數(shù)增多時(shí)，其輸出高電平

答案:下降TTL與非門(mén)輸出帶同類門(mén)電路灌電流負(fù)載個(gè)數(shù)增多時(shí)，其輸出低電平UOL

答案:升高TTL反相器電路，輸出