組成原理講稿六章線系統(tǒng)

第六章系統(tǒng)總線6.1

總線的概念和結構形態(tài)

什么是bus?（1）公共汽車：運送人員。（2）一組導線：傳送信息。共同點：多個使用者共享通道?？偩€的基本概念

總線是計算機中連接各個功能部件的紐帶，是計算機各部件之間進行信息傳輸?shù)墓簿€路。借助于總線連接，計算機在各系統(tǒng)功能部件之間實現(xiàn)地址、數(shù)據(jù)和控制信息的交換，并在爭用資源的基礎上進行工作。

（1）建立總線的原則（1）互斥性：掛接總線的各總線驅動器(發(fā)送端)必須具有分時操作的可能性，即不允許在同一總線上同時有兩個發(fā)送源發(fā)送信息。（2）一致性：同一總線中所掛接總線的器件(OC門或三態(tài)門)類型要一致。BUS多路選擇器多路分配器（2）總線的分類（a）按數(shù)據(jù)傳送方式分串行總線，并行總線。（b）按連接部件的不同分片內總線，系統(tǒng)總線，通信總線。（c）按系統(tǒng)傳輸信息的不同分

數(shù)據(jù)總線，地址總線，控制總線。（d）按數(shù)據(jù)傳輸?shù)姆较蚍謫喂た偩€，半雙工總線，全雙工總線。（e）按總線的結構分

單總線，雙總線，多總線。（f）按總線傳輸?shù)亩〞r方法分同步總線，異步總線。（3）總線特性及性能指標（a）總線特性總線的特性可分為：物理特性、功能特性、電氣特性、時間特性。

物理特性：總線的物理連接方式（根數(shù)、插頭、插座形狀，引腳排列方式）功能特性：每根線的功能。電氣特性：每根線上信號的傳遞方向及有效電平范圍。時間特性：規(guī)定了每根總線在什么時間有效。（b）性能指標寬度：指數(shù)據(jù)總線的根數(shù)，用bit表示。數(shù)據(jù)傳輸率：總線指單位時間內總線傳輸數(shù)據(jù)的能力，用MB/s或Mb/s表示。例1：總線工作頻率f=33MHz，總線寬度W=32bits，則：數(shù)據(jù)傳輸率(并行傳輸帶寬）=33*4=132MB/s波特率：指每秒通過信道(串行)傳輸?shù)拇a元(二進制位)數(shù)。比特率：指每秒通過信道(串行)傳輸?shù)挠行?shù)據(jù)量。例2：在一個串行傳輸系統(tǒng)中，每秒可傳輸10個數(shù)據(jù)幀，每個數(shù)據(jù)幀包含1個起始位，8個數(shù)據(jù)位和2個停止位，則：波特率=11*10=110b/s

比特率=8*10=80b/s（3）總線標準化相同的指令系統(tǒng)，相同的功能，不同廠家生產(chǎn)的各功能部件在實現(xiàn)方法上幾乎沒有相同的，但各廠家生產(chǎn)的相同功能部件卻可以互換使用，其原因在于它們都遵守了相同的系統(tǒng)總線的要求，這就是系統(tǒng)總線的標準化問題。

總線標準：可視為系統(tǒng)與各模塊、模塊與模塊之間的一個互連的標準界面。這個界面對它兩端的模塊都是透明的，即界面的任何一方只需根據(jù)總線標準的要求完成自身一面接口的功能要求，而無需了解對方接口與總線的連接要求。按總線標準設計的接口是通用接口。

目前流行的總線標準有：

ISA(IndustrialStandardArchitecture):16位標準總線。

EISA(ExtendedIndustrialStandardArchitecture):32總線。

PCI(PeripheralComponentInterconnect):32位標準總線。

采用標準總線的優(yōu)點：（a）簡化系統(tǒng)設計。（b）簡化系統(tǒng)結構，提高系統(tǒng)可靠性。（c）便于系統(tǒng)的擴充和更新?？偩€結構（1）單總線結構

單總線BUS

所有模塊都連接到一條總線上，總線分時工作，多用于小型、微型計算機系統(tǒng)。優(yōu)點：控制方便，易于擴充。缺點：吞吐量低，總線成為系統(tǒng)瓶頸。CPUM.MI/O接口外設1I/O接口外設2I/O接口外設n（2）雙總線結構將速度較低的I/O設備從單總線上分離出來，形成存儲總線與I/O總線分開的結構。多用于大、中型計算機系統(tǒng)。系統(tǒng)總線存儲總線

存儲總線

I/O總線M.M外設1外設nCPUM.MI/O處理機(通道)外設nCPU外設1（3）三總線結構

現(xiàn)代PC基本采用的結構。主板總線連接到處理器-主存總線，處理器-主存總線主要用于處理器和主存之間數(shù)據(jù)交換，I/O總線連接到主板總線。

優(yōu)點：大大減少處理器-主存總線負載。適配器（接口）：實現(xiàn)高速CPU與低速外設之間工作速度上的匹配和同步，并完成計算機和外設之間的所有數(shù)據(jù)傳送和控制。橋：通過橋，CPU總線、系統(tǒng)總線和高速總線彼此相連。橋實質上是一種具有緩沖、轉換、控制功能的邏輯電路。多總線結構體現(xiàn)了高速、中速、低速設備連接到不同的總線上同時進行工作，以提高總線的效率和吞吐量，而且處理器結構的變化不影響高速總線。（4）多總線結構多個CPU、存儲器、I/O設備通過交叉開關互連。

總線套數(shù)=n+m+k要求：n≥

m+k，使每個CPU和I/O設備在同一時間可分到一套總線與存儲模塊相連。M.M1M.M2M.MnCPU1CPUmI/O1I/Ok6.2總線接口信息傳送方式

計算機系統(tǒng)中，傳輸信息采用三種方式：串行傳送、并行傳送和分時傳送。但是出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用并行傳送方式。（1）串行傳送：當信息以串行方式傳送時，只有一條傳輸線，且采用脈沖傳送。在串行傳送時，被傳送的數(shù)據(jù)需要在發(fā)送部件進行并－－串變換，這稱為拆卸；而在接收部件又需要進行串－－并變換，這稱為裝配。串行傳送的主要優(yōu)點是只需要一條傳輸線，這一點對長距離傳輸顯得特別重要，不管傳送的數(shù)據(jù)量有多少，只需要一條傳輸線，成本比較低廉。缺點就是速度慢。

（2）并行傳送：用并行方式傳送二進制信息時，對每個數(shù)據(jù)位都需要單獨一條傳輸線。信息有多少二進制位組成，就需要多少條傳輸線，從而使得二進制數(shù)“0”或“1”在不同的線上同時進行傳送。并行傳送一般采用電位傳送。由于所有的位同時被傳送，所以并行數(shù)據(jù)傳送比串行數(shù)據(jù)傳送快得多。（3）分時傳送：分時傳送有兩種概念，一是采用總線復用方式，某個傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息。為此必須劃分時間片，以便在不同的時間間隔中完成傳送地址和傳送數(shù)據(jù)的任務。分時傳送的另一種概念是共享總線的部件分時使用總線?？偩€接口的基本概念接口即I/O設備適配器，具體指CPU和主存、外圍設備之間通過總線進行連接的邏輯部件。接口部件在它動態(tài)連接的兩個部件之間起著“轉換器”的作用，以便實現(xiàn)彼此之間的信息傳送。為了使所有的外圍設備能夠兼容，并能在一起正確地工作，CPU規(guī)定了不同的信息傳送控制方法。一個標準接口可能連接一個設備，也可能連接多個設備。（1）接口的功能能實現(xiàn)通信雙方的數(shù)據(jù)緩沖、通信聯(lián)絡、速度匹配與協(xié)調、數(shù)據(jù)格式變換等。主要包括：（a）選址功能。（b）傳送命令功能。（c）傳送數(shù)據(jù)功能。（d）反映I/O設備工作狀態(tài)的功能。（2）接口類型（a）按數(shù)據(jù)傳送方式分：并行接口和串行接口。（b）按功能選擇的靈活性分：可編程接口和不可編程接口。（c）按通用性分：通用接口和專用接口。（d）按數(shù)據(jù)傳送的控制方式分：程序型式接口和DMA式接口。（3）接口的組成一個適配器的兩個接口：一個同系統(tǒng)總線相連，采用并行方式，另外一個同設備相連，可能采用并行方式或是串行方式。

CPU外部設備數(shù)據(jù)緩沖寄存器(DBR)設備狀態(tài)標記控制邏輯電路設備選擇電路命令寄存器和譯碼器I/O接口狀態(tài)線命令線地址線數(shù)據(jù)線數(shù)據(jù)線狀態(tài)命令6.3總線的仲裁

總線只是作為傳送信息的通道，當總線上多個部件同時申請使用總線來傳送信息時，為了保證同一時刻只能有一個申請者使用總線避免它們同時發(fā)送造成信息丟失，必須有一個總線仲裁器分配總線使用權。通常，總線仲裁器把總線使用權賦給多個申請者中優(yōu)先級最高的那個部件。

連接到總線上的功能模塊有主動和被動兩種形態(tài)，其中主方可以啟動一個總線周期，而從方只能響應主方請求。每次總線操作，只能有一個主方，但是可以有多個從方。

主設備與從設備

（1）主設備：占有總線控制權的設備，是總線事務的發(fā)起者。（2）從設備：與主設備組成通信的設備，是總線事務的響應者。（3）總線事務：（a）發(fā)送命令（和地址）。（b）傳送數(shù)據(jù)。（c）申請與仲裁

總線主設備總線從設備控制信號：主設備發(fā)起總線事務數(shù)據(jù)可雙向傳輸

按照總線仲裁電路的位置不同，仲裁方式分為集中式仲裁和分布式仲裁兩類。

集中式仲裁

總線控制邏輯集中于一個設備（總線控制器）。集中式仲裁中每個功能模塊有兩條線連到中央仲裁器：一條是送往仲裁器的總線請求信號線BR，一條是仲裁器送出的總線授權信號線BG。集中式仲裁有三種：（1）鏈式查詢方式：離中央仲裁器最近的設備具有最高優(yōu)先權，離總線控制器越遠，優(yōu)先權越低。優(yōu)點：只用很少幾根線就能按一定優(yōu)先次序實現(xiàn)總線控制，并且這種鏈式結構很容易擴充設備。缺點：是對詢問鏈的電路故障很敏感，優(yōu)先級固定。

鏈式查詢方式總線控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

-總線忙BR-總線請求BG-總線同意I/O接口1（2）計數(shù)器定時查詢方式：總線上的任一設備要求使用總線時，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號以后，在BS線為“0”的情況下讓計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設備。每個設備接口都有一個設備地址判別電路，當?shù)刂肪€上的計數(shù)值與請求總線的設備地址相一致時，該設備置“1”BS線，獲得了總線使用權，此時中止計數(shù)查詢。每次計數(shù)可以從“0”開始，也可以從中止點開發(fā)始。如果從“0”開始，各設備的優(yōu)先次序與鏈式查詢法相同，優(yōu)先級的順序是固定的。如果從中止點開始，則每個設備使用總線的優(yōu)級相等。

計數(shù)器的初值也可用程序來設置，這可以方便地改變優(yōu)先次序，但這種靈活性是以增加線數(shù)為代價的。

0BS

-總線忙BR-總線請求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設備地址計數(shù)器定時查詢方式I/O接口1

計數(shù)器設備地址1（3）獨立請求方式：每一個共享總線的設備均有一對總線請求線BRi和總線授權線BGi。當設備要求使用總線時，便發(fā)出該設備的請求信號。中央仲裁器中的排隊電路決定首先響應哪個設備的請求，給設備以授權信號BGi。獨立請求方式的優(yōu)點是響應時間快，即確定優(yōu)先響應的設備所花費的時間少，用不著一個設備接一個設備地查詢。其次，對優(yōu)先次序的控制相當靈活。它可以預先固定，例如BR0優(yōu)先級最高，BR1次之…BRn最低；也可以通過程序來改變優(yōu)先次序；還可以用屏蔽（禁止）某個請求的辦法，不響應來自無效設備的請求。因此當代總線標準普遍采用獨立請求方式。

排隊器排隊器4.獨立請求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-總線同意BR-總線請求分布式仲裁

總線控制邏輯分散在與總線連接的各個部件中。不需要中央仲裁器，而是多個仲裁器競爭使用總線。當它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進行比較。如果仲裁總線上的號大，則它的總線請求不予響應，并撤消它的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級仲裁策略為基礎。6.4總線的定時和數(shù)據(jù)傳送模式眾多部件共享總線，在爭奪總線使用權時，只能按各部件的優(yōu)先等級來解決。而在傳送通信時間上，只能按分時方式來解決。即哪一個部件獲得使用，此刻就由它傳送，下一個部件獲得使用，接著下一時刻傳送。這樣一個接一個輪流交替?zhèn)魉?。完成一次總線傳輸，可分為四個階段：（a）申請分配階段（b）尋址階段（c）傳數(shù)階段（d）結束階段。主要解決通信雙方如何獲知傳輸開始和傳輸結束，以及通信雙方如何協(xié)調配合等等?？偩€的定時

（1）同步定時在同步定時協(xié)議中，事件出現(xiàn)在總線上的時刻由總線時鐘信號來確定。由于采用了公共時鐘，每個功能模塊什么時候發(fā)送或接收信息都由統(tǒng)一時鐘規(guī)定，因此，同步定時具有較高的傳輸頻率。優(yōu)點：規(guī)定明確、統(tǒng)一，模塊間的配合簡單一致。缺點：主、從模塊時間配合屬于強制性“同步”，必須在限定時間內完成規(guī)定的要求。并且對所有從模塊都用同一限時，這就勢必造成，對各不相同速度的部件而言，必須按最慢速度的部件來設計公共時鐘，嚴重影響總線的工作效率，也給設計帶來了局限性，缺乏靈活性。同步定時一般用于總線長度較短、各部件存取時間比較一致的場合。

通信雙方由統(tǒng)一時標控制數(shù)據(jù)傳送。時鐘同步輸入時序地址t1：主機發(fā)地址讀命令t2：主機發(fā)讀命令數(shù)據(jù)t3：外設送數(shù)據(jù)

t1t2t3t4t4：傳輸結束

主機外設輸入輸出例3：

假設總線的時鐘頻率為100MHz，總線的傳輸周期為4個時鐘周期，總線的寬度為32位，試求總線的數(shù)據(jù)傳輸率?？偩€的數(shù)據(jù)傳輸率：4B/（0.04us）=100MBps（2）異步定時：通信雙方依靠“握手”信號控制數(shù)據(jù)傳送。在異步定時協(xié)議中，后一事件出現(xiàn)在總線上的時刻取決于前一事件的出現(xiàn)，即建立在應答式或互鎖機制基礎上。在這種系統(tǒng)中，不需要統(tǒng)一的共公時鐘信號。異步定時的優(yōu)點是總線周期長度可變，不把響應時間強加到功能模塊上，因而允許快速和慢速的功能模塊都能連接到同一總線上。但這以增加總線的復雜性和成本為代價。

異步輸出時序（全互鎖）地址數(shù)據(jù)就緒應答選通

t1t2t