《計(jì)算機(jī)組成原理》

中央電大遠(yuǎn)程開(kāi)放教育網(wǎng)址:

Http://www.open.edu.cn

《計(jì)算機(jī)組成原理》主持教師

電子郵件：

hxx1@sina.com

xiaoxinhe@yahoo.com

購(gòu)買教學(xué)實(shí)驗(yàn)設(shè)備的通知

型號(hào)：TEC—8/16教學(xué)實(shí)驗(yàn)計(jì)算機(jī)系統(tǒng)

實(shí)售價(jià)：2500元（組合邏輯方案）

生產(chǎn)者：清華同方教學(xué)儀器設(shè)備公司

地址：北京清華大學(xué)清華同方教學(xué)儀器

設(shè)備公司郵編：100084

聯(lián)系人：陳羽

電話（傳真）：(010)62785575

直播課堂內(nèi)容

1.布置控制器教學(xué)實(shí)驗(yàn)

2.布置內(nèi)存擴(kuò)展教學(xué)實(shí)驗(yàn)

布置串行接口入出教學(xué)實(shí)驗(yàn)

3.布置第四、五章作業(yè)

4.第四、五章教學(xué)內(nèi)容輔導(dǎo)

1.控制器教學(xué)實(shí)驗(yàn)

⑴教學(xué)實(shí)驗(yàn)計(jì)算機(jī)介紹

有8位或16位兩種字長(zhǎng),

可以選組合邏輯的控制器、

或是微程序的控制器方案。

有監(jiān)控程序、交叉匯編程序、

和PC仿真終端等軟件支持。

(2)教學(xué)實(shí)驗(yàn)內(nèi)容

實(shí)驗(yàn)時(shí)以8位字長(zhǎng)，組合邏輯

控制器方案來(lái)進(jìn)行，把第三章作

業(yè)第18題的⑴、⑵、⑶、(5)

的設(shè)計(jì)在教學(xué)計(jì)算機(jī)上實(shí)現(xiàn)出來(lái)

并調(diào)試正確，用在你的程序中。

(3)教學(xué)實(shí)驗(yàn)步驟

學(xué)懂已有指令的格式和執(zhí)行步驟

參照已有設(shè)計(jì)，完成你的設(shè)計(jì)：

指令格式、功能、執(zhí)行步驟

所用節(jié)拍與各控制信號(hào)

寫出邏輯表達(dá)式、寫到GAL20V8中

進(jìn)行調(diào)試,并用在你設(shè)計(jì)的程序中

2.內(nèi)存儲(chǔ)器教學(xué)實(shí)驗(yàn)

(1)教學(xué)實(shí)驗(yàn)計(jì)算機(jī)介紹

整機(jī)為8位字長(zhǎng)，

組合邏輯控制器方案,

內(nèi)存儲(chǔ)器為8位字長(zhǎng),

使用16位的地址，

按字節(jié)訪問(wèn)。

(2)教學(xué)實(shí)驗(yàn)內(nèi)容

教學(xué)計(jì)算機(jī)已有8KB的ROM、

2KB的RAM內(nèi)存空間，在此基礎(chǔ)上

再擴(kuò)展出2KB的RAM存儲(chǔ)空間,

用LS6116(204808)靜態(tài)存儲(chǔ)

器芯片進(jìn)行內(nèi)存容量擴(kuò)展。

(3)教學(xué)實(shí)驗(yàn)步驟

學(xué)懂教學(xué)計(jì)算機(jī)內(nèi)存儲(chǔ)器設(shè)計(jì),

把新的一片LS6116芯片插到板上。

主要工作是接好該芯片的地址線，

數(shù)據(jù)線，片選和讀寫控制信號(hào)等。

對(duì)硬件進(jìn)行調(diào)試,并在程序中使用

這片存儲(chǔ)區(qū)，檢查讀寫的正確性。

使用串行接口的教學(xué)實(shí)驗(yàn)

⑴教學(xué)實(shí)驗(yàn)計(jì)算機(jī)介紹

教學(xué)計(jì)算機(jī)上有串行接口，

8位并行與主機(jī)交換信息,

串行地和PC仿真終端通信,

用IN、OUT指令完成入出，

采用狀態(tài)查詢方式工作。

（2）教學(xué)實(shí)驗(yàn)內(nèi)容

在教學(xué)計(jì)算機(jī)已有監(jiān)控程序，

串行口能正常運(yùn)行，串行口的

端口地址:00（數(shù)據(jù)），01（狀態(tài)），

參照教材上已有的I/0程序例子,

設(shè)計(jì)用串口完成I/0操作的程序

(3)教學(xué)實(shí)驗(yàn)步驟

學(xué)懂教材中使用串行接口的程序,

學(xué)習(xí)查詢串行口運(yùn)行狀態(tài)的方法,

用狀態(tài)查詢方式使用IN、OUT指令。

寫出幾個(gè)小的完成輸入/輸出操作

功能的程序，具體內(nèi)容自己確定。

第四章習(xí)題中的

第1題，第2題，第3題,

第6題，第12題，第13題,

第27題，第31題。

（8個(gè)作業(yè)題均必做）

第五章作業(yè)

第五章習(xí)題中的

第2題，第4題，第9題,

第14題，第15題，第19題

第27題，第29題。

（8個(gè)作業(yè)題均必做）

4.第四、五章內(nèi)容輔導(dǎo)

第四、五兩章的教學(xué)內(nèi)容

各占全部教學(xué)內(nèi)容的20%,

涉及概念性的知識(shí)比較多,

原理性的內(nèi)容一般理解即可;

實(shí)用性的知識(shí)較多，有些

線路或設(shè)備組成實(shí)例，勿背。

計(jì)算機(jī)硬件系統(tǒng)

控制器

第二單元入第一單元

出

高速緩存接

口

主存儲(chǔ)器和

總

外存設(shè)備線

第三單元第四單元

第四章內(nèi)容概要

存儲(chǔ)器，三級(jí)連，局部、一致且包含

提速主體擴(kuò)容量，緩存主存虛存

字位擴(kuò)展、體交叉，完全直接組相

聯(lián)

段表、頁(yè)表和快表，盤帶陣列容錯(cuò)

第四章多級(jí)結(jié)構(gòu)的存儲(chǔ)器系

統(tǒng)

層次存曲器系統(tǒng)概述

主存儲(chǔ)器部件

三.高速緩存CACHE

四.虛擬存儲(chǔ)器部件

五.外存儲(chǔ)器設(shè)備

陣列技術(shù)與容錯(cuò)

層次存儲(chǔ)器系統(tǒng)概述

1.概念與追求的目標(biāo)

2.程序運(yùn)行的局部性特性

3.各層存儲(chǔ)器所用介質(zhì)其

特性

4.一致性、包含性

層次存儲(chǔ)器系統(tǒng)概述

用途：存儲(chǔ)器系統(tǒng)是計(jì)算機(jī)中

用于存儲(chǔ)程序和數(shù)據(jù)的部件O

對(duì)其要求是：

盡可能快的讀寫速度

盡可能大的存儲(chǔ)容量

盡可能低的成本費(fèi)用

怎樣才能同時(shí)實(shí)現(xiàn)這些要求呢?

用多級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)

把要用的程序和數(shù)據(jù),

按其使用的急迫和頻繁程度，

分塊調(diào)入存儲(chǔ)容量不同、

運(yùn)行速度不同的存儲(chǔ)器中，

并由硬軟件來(lái)統(tǒng)一管理與調(diào)度。

程序運(yùn)行時(shí)的局部性原理

在一小段時(shí)間內(nèi)，最近被訪問(wèn)過(guò)

的程序和數(shù)據(jù)很可能再次被訪問(wèn)

在空間上，這些被訪問(wèn)的程序和

數(shù)據(jù)往往—集-中-W"在一小片'V?存?儲(chǔ)一—一區(qū)■

在訪問(wèn)順序上，指令順序執(zhí)行比

轉(zhuǎn)移執(zhí)行的可能性大（大約5:1）

解決方案

選用生產(chǎn)與運(yùn)行成本不同的、

存儲(chǔ)容量不同的、

讀寫速度不同的

多種存儲(chǔ)介質(zhì)，組成一個(gè)

統(tǒng)一管理的存儲(chǔ)器系統(tǒng)。

解決方案

使每種介質(zhì)都處于不同的地位,

起到不同的作用，充分發(fā)揮各

自在速度容量成本方面的優(yōu)

勢(shì)，從而達(dá)到最優(yōu)性能價(jià)格比,

以滿足使用要求。

1993年大型計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)

存取速度存儲(chǔ)容量存儲(chǔ)成本

（美分/KB）

CPU10ns512B1800

緩存20~40ns128KB72

主存60^100ns512MB5.6

虛存10~20ms60~228GB0.23

后援2~20M512GB~2TB0.01

使CPU大部分時(shí)間訪問(wèn)高速緩

存，速度最快；僅在從緩存中

讀不到數(shù)據(jù)時(shí)，才去讀主存，速

度略慢但容量更大；當(dāng)從主存

中還讀不到數(shù)據(jù)時(shí),才去批量讀

次在一決度福幄蟲(chóng)胃切土就像

|J7l^rI—I、，

決了對(duì)速度、容量、成本的需求。

層次之間應(yīng)滿足的原則

一致性原則:

處在不同層次存儲(chǔ)器中的

同一個(gè)信息應(yīng)保持相同的值,

是保證正確地使用數(shù)據(jù)的

最基本的要求之一,必須滿足

包含性原則:

存儲(chǔ)在內(nèi)層（靠近CPU）的信息

一定被包含在其外層的存儲(chǔ)介

質(zhì)中，反之則不成立。即內(nèi)層

存儲(chǔ)器中的全部信息，都是其

相鄰?fù)鈱哟鎯?chǔ)器中一小部分信

息的復(fù)制品。

主存儲(chǔ)器的組成與設(shè)計(jì)

ABk位（給出地址）

DBn位（傳送數(shù)據(jù)）

Main

CPUMemory

READ

WRITE

READY

靜態(tài)和動(dòng)態(tài)存儲(chǔ)器芯片特性

SRAMDRAM

存儲(chǔ)信息觸發(fā)器電容

破壞性讀出非是

需要刷新不要需要

送行列地址同時(shí)送分兩次送

靜態(tài)和動(dòng)態(tài)存儲(chǔ)器芯片特性

SRAMDRAM

運(yùn)行速度快

集成度低

發(fā)熱量大小

存儲(chǔ)成本高低

主存儲(chǔ)器的讀寫過(guò)程

數(shù)據(jù)寄存器讀過(guò)程：

給出地址

主存儲(chǔ)體給出片選與讀命令

/CSO保存讀出內(nèi)容

寫過(guò)程：

/CS11/WE

給出地址

給出片選與數(shù)據(jù)

地址寄存器給出寫命令

靜態(tài)存儲(chǔ)器字、位擴(kuò)展

高八位數(shù)據(jù)低八位數(shù)據(jù)

■■

2K*8bit2K*8bit

：Jt——

/WE

/CS1

?--------；_?—

高位地址譯碼地址總線低ii位

給出片選信號(hào)實(shí)現(xiàn)片內(nèi)選單元

靜態(tài)存儲(chǔ)器字、位擴(kuò)展

TEC-2機(jī)的存儲(chǔ)器的容量為

4096個(gè)字，為16位字長(zhǎng)，

用2048*8的存儲(chǔ)器芯片

實(shí)現(xiàn)。為此，必須用兩個(gè)芯

實(shí)現(xiàn)由2048擴(kuò)展容量到

4096個(gè)存儲(chǔ)單元（字?jǐn)U展）

靜態(tài)存儲(chǔ)器字、位擴(kuò)展

再用兩個(gè)芯片實(shí)現(xiàn)由8位擴(kuò)展

長(zhǎng)度到16位字長(zhǎng)（位擴(kuò)展）

要用4片芯片實(shí)現(xiàn)該存儲(chǔ)器

系統(tǒng)。

靜態(tài)存儲(chǔ)器字、位擴(kuò)展

為訪問(wèn)2048個(gè)存儲(chǔ)單元,

要用11位地址，把地址總

線的低11位地址送到每

個(gè)存儲(chǔ)器芯片的地址引腳；

對(duì)地址總線的高位進(jìn)行譯碼,

譯碼信號(hào)送到各存儲(chǔ)器芯片

的/CS引腳,

靜態(tài)存儲(chǔ)器字、位擴(kuò)展

用于選擇存儲(chǔ)器芯片，使不同

芯片分時(shí)運(yùn)行。

還要向存儲(chǔ)器芯片提供讀寫控

制信號(hào)/WE,以區(qū)分讀寫，/WE

為高電平是讀操作，為低是寫操

作。

主存儲(chǔ)器的多體結(jié)構(gòu)

為了提高計(jì)算機(jī)系統(tǒng)的工作

效率，需要提高主存儲(chǔ)器的讀

寫速度。為此可以實(shí)現(xiàn)多個(gè)能

夠獨(dú)立地執(zhí)行讀寫的主存儲(chǔ)器

體，以便提高多個(gè)存儲(chǔ)體之間

并行讀寫的能力。

主存儲(chǔ)器的多體結(jié)構(gòu)

多體結(jié)構(gòu)同時(shí)適用于靜態(tài)和

動(dòng)態(tài)的存儲(chǔ)器?？紤]到程序運(yùn)

行的局部性原理，多個(gè)存儲(chǔ)體

應(yīng)按低位地址交叉編址的方式

加以組織。類似的也可按一體

多字的方式設(shè)計(jì)主存儲(chǔ)器部件。

數(shù)據(jù)總線

一體多字結(jié)構(gòu)

數(shù)據(jù)總線

多體結(jié)構(gòu)

動(dòng)態(tài)存儲(chǔ)器

破壞性讀出：執(zhí)行讀操作后,

被讀單元的內(nèi)容一定被清為

零，會(huì)破壞所保存的信息

為正常工作，必須把剛讀出

的內(nèi)容立即寫回去，通常稱

為預(yù)充電延遲，它影響存儲(chǔ)

器的工作頻率，在結(jié)束預(yù)充

電前不能開(kāi)始下一次讀。

定期刷新：在不進(jìn)行讀寫

操作時(shí)，DRAM存儲(chǔ)器的各單

元處于斷電狀態(tài),由于漏電的

存在，保存在電容Cs上的電荷

會(huì)慢慢地漏掉,為此必須定時(shí)

予以補(bǔ)充，稱為刷新操作。

刷新不是按字處理，而是

每次刷新一行，即為連接在

同一行上所有存儲(chǔ)單元的電

容補(bǔ)充一次能量。

刷新有兩種方式：

集中和分散刷新。

快速分頁(yè)組織

行、列地址要分兩次給出,

在連續(xù)地使用相同的行地址

讀寫時(shí)，也可以在前一次就

將行地址鎖存，之后僅送列

地址，

快速分頁(yè)組織

以節(jié)省送地址的時(shí)間，支持

這種運(yùn)行方式的存儲(chǔ)器被稱

為快速分頁(yè)組織的存儲(chǔ)器。

快速分頁(yè)組織只用于動(dòng)態(tài)存

儲(chǔ)器。

三.高速緩沖存儲(chǔ)器的

組成與運(yùn)行原理

三.高速緩存CACHE

用途：設(shè)置在CPU和主存

儲(chǔ)器之間，完成高速與CPU

交換信息，盡量避免CPU不

必要地多次直接訪問(wèn)慢速的

主存儲(chǔ)器，從而提高計(jì)算機(jī)

系統(tǒng)的運(yùn)行效率。

高速緩存CACHE

實(shí)現(xiàn)：這是一個(gè)存儲(chǔ)容量

很小，但讀寫速度更快的,

以關(guān)聯(lián)存儲(chǔ)器方式運(yùn)行、

用靜態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)的

高速靜態(tài)存儲(chǔ)器系統(tǒng)。

要求：有足夠高的命中率，

當(dāng)CPU需用主存中的數(shù)據(jù)

時(shí)，多數(shù)情況下可以直接

從CACHE中得到，盡量少

讀主存儲(chǔ)器。稱二者之比

為命中率。

CACHE的基本運(yùn)行原理

數(shù)

地址總線CPU讀

據(jù)

CACHE過(guò)

總

程

比較選ADDRDATA線

為

例

譯碼選

一單元

MEMORY

有全相聯(lián)方式

及____________I__I

主

標(biāo)志

存

儲(chǔ)

比CACHE器

較

地址碼

CPU

有直接映射方式

效

荒CACHEI-------1-------1

CPU

有兩路組相聯(lián)方式

王

存

儲(chǔ)

器

玲

碼

CPU

影響CACHE命中率的因素

1.CACHE的容量，大一些好

2.CACHE與主存儲(chǔ)器每次交

換信息的單位量（Cache

LineSize）適中

3.CACHE不同的組織方式，

多路組相聯(lián)更好

4.CACHE的多級(jí)組織可提高

命中率

5.CACHE的換字和回寫算法

CACHE接入系統(tǒng)的體系結(jié)構(gòu)

側(cè)接法：像入出設(shè)備似的連接到

總線上，優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，成本低，

缺］是不利于降,總空三用率

MEMORY^?^^CACHE

［總

BusMaster1線

CPU

BusMaster2

CACHE接入系統(tǒng)的體系結(jié)構(gòu)

隔斷法：把原來(lái)的總線打斷為兩段,

使CACHE處在兩段之間，優(yōu)點(diǎn)是有利

于提高總線利用率，支持總線并發(fā)操作,

缺點(diǎn)是結(jié)構(gòu)復(fù)雜，成本較高。

改寫主存儲(chǔ)器的策略

若CPU改寫了CACHE一單元內(nèi)容后

且尚未改變主存相應(yīng)單元內(nèi)容，則出

現(xiàn)數(shù)據(jù)不一致性。兩種解決辦法:

1.接下來(lái)直接改寫主存單元內(nèi)容。

簡(jiǎn)便易行，但可能帶來(lái)系統(tǒng)運(yùn)行

效率不高的問(wèn)題，該后未被使用。

2.拖后改寫主存單元內(nèi)容，一

直拖到有另外的設(shè)備要讀該

內(nèi)容過(guò)時(shí)的主存單元時(shí)。首

先停止這一讀操作，接下來(lái)

改寫主存內(nèi)容，之后再起動(dòng)

已停下來(lái)的讀操作，否則不

必改寫。

矛盾是如何檢查是否應(yīng)該

改寫，通過(guò)監(jiān)視地址總線

完成，記下無(wú)效單元地址

用于比較。控制復(fù)雜

些，但可以提供更高系統(tǒng)

的運(yùn)行效率。

加.虛擬存儲(chǔ)器的運(yùn)行原理

虛擬存儲(chǔ)器是指用磁盤一

片存儲(chǔ)空間來(lái)彌補(bǔ)主存空間的

不足，使得程序人員能夠使用

比主存實(shí)際容量更大的存儲(chǔ)空

間來(lái)編寫和運(yùn)行程序。

在操作系統(tǒng)和相應(yīng)硬

件的支持下，數(shù)據(jù)在磁盤

和主存之間按程序運(yùn)行的

需要自動(dòng)成批量地完成交

換。

虛擬存儲(chǔ)器中經(jīng)常使用

兩種基本管理技術(shù):

段式存儲(chǔ)管理,

頁(yè)式存儲(chǔ)管理。

核心問(wèn)題都在于處理

數(shù)據(jù)的存放與調(diào)度。

段表內(nèi)容及其管理

邏輯地址

段表基地址段號(hào)段內(nèi)地址

主存實(shí)際地址

段

表

段始地址段長(zhǎng)裝入位

五.外存設(shè)備

磁表面存儲(chǔ)設(shè)備

存儲(chǔ)原理與組成

（磁盤、磁帶設(shè)備）

光盤設(shè)備的

存儲(chǔ)原理與組成

磁盤陣列與容錯(cuò)技術(shù)

硬磁盤設(shè)備

磁頭■取數(shù)臂■定位驅(qū)動(dòng)器

磁

盤

組

濾塵器.

硬磁盤驅(qū)動(dòng)器結(jié)構(gòu)示意圖

低價(jià)磁盤的冗余陣列(RAID)

RedundantArraysofInexpensiveDisks

用N個(gè)低價(jià)磁盤構(gòu)成一個(gè)統(tǒng)一管理的陣列，

取代特貴單一磁盤是一個(gè)好的方案，它可以:

有N個(gè)磁盤的容量—有1/N的訪問(wèn)時(shí)間■

有更高的性能^

對(duì)陣?盤采用冗余技高高信

RAIDO：datasi?而

RAIDl:DriveMirroring

RAID4:DataGuarding^^^^^^J

RAID5:DistributeddataGuarding

第五章內(nèi)容概要

直控中斷DMA,總線接口與設(shè)備

主總局部慢擴(kuò)展，周期方式等待催

識(shí)別緩沖和狀態(tài)，控制中斷等相隨

一般組成和原理，顯示鍵盤打印機(jī)

第五章

輸入/輸出系統(tǒng)和輸入/輸出設(shè)備

1.輸入/輸出設(shè)備概述

2.常用輸入設(shè)備組成與運(yùn)行原理：

鍵盤

3.常用輸出設(shè)備組成與運(yùn)行原理：

終端顯示器

打印機(jī)（針式噴墨式激光）

4.輸入/輸出系統(tǒng)概述

5.計(jì)算機(jī)的總線：總線構(gòu)成

總線周期運(yùn)行方式等待狀態(tài)

6.接口電路：接口電路的功能、

一般組成，串行口實(shí)例

7.常用的輸入/輸出方式

8.中斷和DMA的處理過(guò)程

輸入/輸出子系統(tǒng)

總線：

連接計(jì)算機(jī)各功能部件的

邏輯電路和連線，包括管理

信息傳輸規(guī)則的電路被稱為

總線。

幾個(gè)概念及術(shù)語(yǔ)

三種總線:

數(shù)據(jù)總線：傳輸數(shù)據(jù)，速度與位數(shù)

地址總線：傳輸?shù)刂?，位?shù)

控制總線：指明總線周期的類型和

一次入/出操作完成的時(shí)刻等信息

幾個(gè)概念及術(shù)語(yǔ)

總線周期的類型：

內(nèi)存讀內(nèi)存寫

外設(shè)讀外設(shè)寫

中斷和DMA

幾個(gè)概念及術(shù)語(yǔ)

總線周期：正常總線周期:

一次地址時(shí)間和一次數(shù)據(jù)時(shí)間

BURST總線周期：

一次地址時(shí)間和多次數(shù)據(jù)時(shí)間

總線的等待狀態(tài):

增加的數(shù)據(jù)時(shí)間被稱

為總線的等待狀態(tài)。

影響系統(tǒng)的運(yùn)行效率。

單總線和多總線結(jié)構(gòu)

早期的計(jì)算機(jī)，如DEC公司的PDP-11

只使用一組總線，包括數(shù)據(jù)總線，

地址總線，控制總線。

其優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，成本低廉，

缺點(diǎn)是運(yùn)行效率低?？偩€

輸入輸出

CPU

■設(shè)備設(shè)備

多（2或3）總線結(jié)構(gòu)

當(dāng)前計(jì)算機(jī)通常采用多總線結(jié)構(gòu)

二

總

線

結(jié)

構(gòu)

1,2,4B

I/O設(shè)備1■I/O設(shè)備2

多（2或3）總線結(jié)構(gòu)

三

總

線

結(jié)