昆明學(xué)院教案編寫格式(數(shù)字電路)

昆明學(xué)院教案課程名稱數(shù)字電子技術(shù)課程性質(zhì)專業(yè)必修總學(xué)時(shí)數(shù)64專業(yè)、班級(jí)20XX級(jí)計(jì)算機(jī)科學(xué)技術(shù)2班、4班任課教師王玉見20XX年9月課程基本信息課程名稱數(shù)字電子技術(shù)課程性質(zhì)專業(yè)必修學(xué)分3學(xué)時(shí)總學(xué)時(shí)：64學(xué)時(shí)其中：課堂講授54學(xué)時(shí)；課內(nèi)實(shí)驗(yàn)10學(xué)時(shí)開課部門計(jì)算機(jī)與網(wǎng)絡(luò)技術(shù)系任課教師王玉見授課專業(yè)、班級(jí)20XX級(jí)計(jì)算機(jī)科學(xué)技術(shù)2班、4班開課學(xué)期二年級(jí)上學(xué)期成績評定平時(shí)成績占20%期末成績占80%考核方式考試選用教材書名主編出版社出版日期《數(shù)字電路與邏輯設(shè)計(jì)》寧帆等編著人民郵電出版社20XX年2月本課程在本專業(yè)人才培養(yǎng)方案中的地位和作用《數(shù)字電路與邏輯設(shè)計(jì)》是計(jì)算機(jī)科學(xué)與技術(shù)專業(yè)的主干課程，是一門專業(yè)技術(shù)基礎(chǔ)課。它不僅為《計(jì)算機(jī)組成原理與匯編程序設(shè)計(jì)》、《微機(jī)接口技術(shù)》、《計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》、《數(shù)據(jù)通信與計(jì)算機(jī)網(wǎng)絡(luò)》等后續(xù)課程提供必要的基礎(chǔ)知識(shí)，而且是一門理論與實(shí)踐結(jié)合密切的硬件基礎(chǔ)課程。本課程教學(xué)目標(biāo)通過本課程的教學(xué)，學(xué)生應(yīng)該熟練掌握數(shù)字電子技術(shù)的有關(guān)基礎(chǔ)知識(shí)，能夠闡述各種數(shù)字電路基本單元的邏輯功能，掌握分析和設(shè)計(jì)數(shù)字電路或電子系統(tǒng)的方法，并能夠運(yùn)用基本理論、基本知識(shí)和基本技能解決數(shù)字電子技術(shù)方面的實(shí)際問題，提高自己分析問題和解決問題的能力。數(shù)字電子技術(shù)是研究數(shù)字信號(hào)的運(yùn)算、變換和存儲(chǔ)的一門科學(xué)。為以后深入學(xué)習(xí)相關(guān)領(lǐng)域中的內(nèi)容，以及電子技術(shù)在專業(yè)中的應(yīng)用打好基礎(chǔ)。學(xué)生用主要參考資料[1]閻石，《數(shù)字電子技術(shù)基礎(chǔ)（第四版）》。高等教育出版社，1998．11

[2]康華光主編，《電子技術(shù)基礎(chǔ)》數(shù)字部分（第三版）。高等教育出版社，1998

[3]張建華主編，《數(shù)字電子技術(shù)》。北京，機(jī)械工業(yè)出版社，1994教學(xué)進(jìn)度計(jì)劃表（2009學(xué)年上學(xué)期）課程名稱：數(shù)字電子技術(shù)課程性質(zhì)：專業(yè)必修開課部門：計(jì)算機(jī)與網(wǎng)絡(luò)技術(shù)系任課教師：王玉見專業(yè)、班級(jí)：20XX級(jí)計(jì)算機(jī)科學(xué)技術(shù)2班、4班人數(shù)：38+45總學(xué)時(shí)數(shù)：64課堂講授學(xué)時(shí)數(shù)：54課內(nèi)實(shí)驗(yàn)學(xué)時(shí)數(shù)：10周次學(xué)時(shí)章、節(jié)、標(biāo)題教學(xué)主要內(nèi)容（講授、討論、習(xí)題、實(shí)驗(yàn)、實(shí)習(xí)）擬布置作業(yè)及要求12第一章數(shù)制、編碼與邏輯代數(shù)第1節(jié)概述第2節(jié)數(shù)制與數(shù)制轉(zhuǎn)換(1)數(shù)制(2)數(shù)制間的轉(zhuǎn)換12第一章數(shù)制、編碼與邏輯代數(shù)第3節(jié)編碼(1)二進(jìn)制編碼(2)檢錯(cuò)糾錯(cuò)碼第4節(jié)布爾代數(shù)基本概念(1)布爾代數(shù)定義(2)布爾代數(shù)的基本定理(3)布爾代數(shù)的三規(guī)則22第一章數(shù)制、編碼與邏輯代數(shù)第5節(jié)邏輯函數(shù)及其應(yīng)用(1)邏輯函數(shù)(2)三種基本邏輯運(yùn)算第6節(jié)邏輯函數(shù)的化簡(1)代數(shù)法化簡22第一章數(shù)制、編碼與邏輯代數(shù)(2)卡諾圖(3)卡諾圖法化簡(4)具有約束條件的邏輯函數(shù)化簡第7節(jié)邏輯函數(shù)的建立及表示方法34第二章邏輯門電路第1節(jié)半導(dǎo)體二極管和三極管的開關(guān)特性

(1)半導(dǎo)體二極管的開關(guān)特性

(2)三極管的開關(guān)特性

(3)提高晶體三極管開關(guān)速度的途徑第2節(jié)場效應(yīng)管的開關(guān)特性

(1)N溝道增強(qiáng)型MOS管的開關(guān)特性

(2)NMOS反相器

第3節(jié)基本邏輯門電路

(1)二極管“與”門和“或”門電路

(2)三極管“非”門電路

(3)復(fù)合門電路44第二章邏輯門電路第4節(jié)TTL“與非”門電路(1)典型TTL“與非”門電路(2)TTL“與非”門的電壓傳輸特性(3)TTL“與非”門的主要參數(shù)(4)TTL門電路的改進(jìn)(5)集電極開路TTL門（OC門）(6)三態(tài)TTL門（TS門）第5節(jié)CMOS邏輯門電路(1)CMOS反相器(2)CMOS“與非”門(3)CMOS“或非”門(4)CMOS傳輸門(5)CMOS三態(tài)門第6節(jié)雙極型其它類型門電路(1)高閥值邏輯門電路（HTL）(2)射極耦合邏輯門電路（ECL）(3)集成注入邏輯門電路（IIL）第7節(jié)正邏輯與負(fù)邏輯(1)正負(fù)邏輯的基本概念(2)門電路的兩種邏輯符號(hào)54第三章組合邏輯電路第1節(jié)概述第2節(jié)組合邏輯電路的分析與設(shè)計(jì)(1)組合邏輯電路的一般分析方法(2)組合邏輯電路設(shè)計(jì)的基本思想(3)組合邏輯電路的一般設(shè)計(jì)方法(4)組合邏輯電路設(shè)計(jì)舉例64第三章組合邏輯電路第3節(jié)常用MSI組合邏輯電路(1)編碼器(2)譯碼器(3)數(shù)據(jù)選擇與分配器(4)數(shù)字比較器(5)加法器第4節(jié)MSI組合邏輯器件的應(yīng)用舉例(1)數(shù)據(jù)選擇器的應(yīng)用舉例(2)譯碼器的應(yīng)用舉例(3)加法器的應(yīng)用舉例72第三章組合邏輯電路第4節(jié)組合邏輯電路中的競爭——冒險(xiǎn)現(xiàn)象(1)組合邏輯電路中的競爭——冒險(xiǎn)現(xiàn)象(2)競爭——冒險(xiǎn)現(xiàn)象的判斷(3)冒險(xiǎn)現(xiàn)象的消除82第四章觸發(fā)器第1節(jié)基本觸發(fā)器(1)基本觸發(fā)器的邏輯結(jié)構(gòu)和工作原理(2)基本觸發(fā)器功能的描述第2節(jié)同步觸發(fā)器(1)同步RS觸發(fā)器(2)同步D觸發(fā)器(3)同步觸發(fā)器的觸發(fā)方式和空翻問題第3節(jié)主從觸發(fā)器(1)主從觸發(fā)器基本原理(2)主從JK觸發(fā)器及其一次翻轉(zhuǎn)現(xiàn)象(3)集成主從JK觸發(fā)器94第四章觸發(fā)器第4節(jié)邊沿觸發(fā)器(1)CMOS邊沿觸發(fā)器(2)TTL邊沿觸發(fā)器(3)維持阻塞D觸發(fā)器第5節(jié)觸發(fā)器類型轉(zhuǎn)換(1)T觸發(fā)器和T’觸發(fā)器(2)觸發(fā)器類型轉(zhuǎn)換第6節(jié)集成觸發(fā)器的脈沖工作特性和動(dòng)態(tài)參數(shù)(1)集成主從JK觸發(fā)器的脈沖工作特性和動(dòng)態(tài)參數(shù)(2)維持阻塞D觸發(fā)器的脈沖工作特性和動(dòng)態(tài)參數(shù)102第五章時(shí)序邏輯電路第1節(jié)概述(1)時(shí)序邏輯電路的特點(diǎn)(2)時(shí)序邏輯電路的功能描述方法(3)時(shí)序邏輯電路的分類第2節(jié)時(shí)序邏輯電路的分析114第五章時(shí)序邏輯電路第3節(jié)計(jì)數(shù)器(1)同步計(jì)數(shù)器(2)異步計(jì)數(shù)器第4節(jié)寄存器和移位寄存器(1)寄存器(2)移位寄存器(3)動(dòng)態(tài)MOS移位寄存器124第五章時(shí)序邏輯電路第5節(jié)時(shí)序邏輯電路的設(shè)計(jì)(1)用SSI器件設(shè)計(jì)同步時(shí)序邏輯電路(2)用SSI器件設(shè)計(jì)異步時(shí)序邏輯電路(3)用MSI器件設(shè)計(jì)時(shí)序邏輯電路舉例134第六章可編程邏輯器件（PLD）第1節(jié)概述

(1)PLD的基本機(jī)構(gòu)

(2)PLD電路表示法

（3）PLD的分類第2節(jié)PAL和GAL器件

(1)可編程陣列邏輯（PAL）器件

(2)通用陣列邏輯（GAL）器件

（3）PAL和GAL器件的編程142第六章可編程邏輯器件（PLD）第3節(jié)EPLD和CPLD器件

(1)EPLD器件及其結(jié)構(gòu)原理

(2)CPLD器件及其結(jié)構(gòu)原理

（3）EPLD和CPLD器件的編程第4節(jié)ISP—PLD器件

(1)低密度ISP—PLD原理

(2)高密度ISP—PLD原理

（3）ISP—GDS原理

第5節(jié)FPGA器件

(1)FPGA器件概述

(2)FPGA的基本原理

（3）FPGA的互連資源152第七章脈沖波形的產(chǎn)生和整形第1節(jié)概述

(1)脈沖電路分析方法

(2)RC電路的應(yīng)用

（3）PLD的分類

第2節(jié)單穩(wěn)態(tài)觸發(fā)器

(1)用門電路組成的單穩(wěn)態(tài)觸發(fā)器

(2)集成單穩(wěn)態(tài)觸發(fā)器

（3）單穩(wěn)態(tài)觸發(fā)器的應(yīng)用

第3節(jié)多諧振蕩器

(1)自激多諧振蕩器

(2)環(huán)型振蕩器

（3）石英晶體多諧振蕩器162第七章脈沖波形的產(chǎn)生和整形第4節(jié)施密特觸發(fā)器

(1)用門電路組成的施密特觸發(fā)器

(2)集成施密特觸發(fā)器

（3）施密特觸發(fā)器的應(yīng)用

第5節(jié)555定時(shí)器

(1)555定時(shí)器的電路結(jié)構(gòu)與功能

(2)555定時(shí)器的典型應(yīng)用教研室主任：年月日教案教學(xué)題目：（章、節(jié)）第一章數(shù)制、編碼與邏輯代數(shù)學(xué)時(shí)數(shù)4教學(xué)目的和要求：通過學(xué)習(xí)本章，要求對數(shù)字信號(hào)、數(shù)字電路及數(shù)字邏輯關(guān)系有較深的理解。教學(xué)基本內(nèi)容：1.1數(shù)字信號(hào)與數(shù)字電路1.2數(shù)制與二進(jìn)制編碼1.3邏輯代數(shù)與邏輯函數(shù)1.4邏輯函數(shù)的描述教學(xué)重點(diǎn)與難點(diǎn)：重點(diǎn)：邏輯代數(shù)與邏輯函數(shù)難點(diǎn)：邏輯函數(shù)的描述教學(xué)過程：1．課前復(fù)習(xí)：數(shù)字信號(hào)、模擬信號(hào)2．講授新課：1.1數(shù)字信號(hào)與數(shù)字電路1.1.1數(shù)字信號(hào)與數(shù)字電路 表示信號(hào)的物理參量之一是信號(hào)的強(qiáng)度隨時(shí)間變化的特性，即信號(hào)的時(shí)域特性，具體到電子系統(tǒng)中所采用的信號(hào)則是電壓或電流的時(shí)間特性。圖圖1-1-1信號(hào)示例模擬信號(hào)的特點(diǎn)是信號(hào)參量的取值隨連續(xù)時(shí)間的變化而保持其連續(xù)性，模擬信號(hào)的特性一般如圖1-1-1（a）所示。通常把工作在模擬信號(hào)下的電子電路稱為模擬電路。數(shù)字信號(hào)與模擬信號(hào)相反，其參量取值是離散變化的。數(shù)字信號(hào)的特點(diǎn)是其強(qiáng)度的取值是有限個(gè)數(shù)，圖1-1-1（b）所示為二進(jìn)制數(shù)字信號(hào)。1.1.2數(shù)字電路的分類 數(shù)字電路的基本構(gòu)成單元主要有電阻、電容和二極管、三極管等元器件。按電路組成結(jié)構(gòu)劃分為分立元件電路和集成電路兩類。其中，按集成電路在一塊硅片上包含的邏輯門電路或元件的數(shù)量即集成度，又分為小規(guī)模（SSI）(SmallScaleIntegration)、中規(guī)模（MSI）(MediumScaleIntegration)、大規(guī)模（LSI）和超大規(guī)模（VLSI）集成電路(VeryLargeScaleIntegration)。根據(jù)數(shù)字電路所用器件的不同，又可分為雙極型（DTL、TTL、ECL、I2L和HTL型）和單極型（NMOS、PMOS和CMOS型）電路兩類。1.2數(shù)制與二進(jìn)制編碼1.2.1數(shù)制 數(shù)制是構(gòu)成多位數(shù)碼中每一位的方法和由低位向高位的進(jìn)位規(guī)則，它也是人們在日常生活和科學(xué)研究中采用的計(jì)數(shù)方法。1.十進(jìn)制 在十進(jìn)制中，每一位有0、1、2、3、4、5、6、7、8、9十個(gè)數(shù)碼，超過9的數(shù)應(yīng)“逢十進(jìn)一”，即用多位數(shù)表示，這種方法稱為位置計(jì)數(shù)法。2.二進(jìn)制 在數(shù)字系統(tǒng)中，廣泛地采用二進(jìn)制計(jì)數(shù)制。主要原因是二進(jìn)制的每一位數(shù)只有兩種可能取值，即“0”或“1”，可以用具有兩個(gè)不同穩(wěn)定狀態(tài)的電子開關(guān)來表示，使數(shù)據(jù)的存儲(chǔ)和傳送用簡單而可靠的方式進(jìn)行。3.八進(jìn)制和十六進(jìn)制 對于計(jì)算機(jī)、數(shù)字通信、數(shù)據(jù)通信等數(shù)字系統(tǒng)來說，采用二進(jìn)制計(jì)數(shù)制運(yùn)算、存儲(chǔ)和傳輸信息極為方便，但書寫起來由于數(shù)碼過長很不方便，并且極易產(chǎn)生錯(cuò)誤。1.2.2數(shù)制間的轉(zhuǎn)換1.各種進(jìn)制→十進(jìn)制轉(zhuǎn)換 把二進(jìn)制、八進(jìn)制、十六進(jìn)制以及N進(jìn)制數(shù)轉(zhuǎn)換為等值的十進(jìn)制數(shù)，通常采用“加權(quán)法”。（1）整數(shù)部分的轉(zhuǎn)換（S）10＝Kn－12n－1＋Kn－22n－2＋…＋K121＋K020 ＝2×（Kn－12n－2＋Kn－22n－3＋…＋K1）＋K0（2）小數(shù)部分的轉(zhuǎn)換 一個(gè)十進(jìn)制小數(shù)（S）10對應(yīng)的等值二進(jìn)制小數(shù)為（0.K－1K－2…K－m）2，由式（1－2－3）可知：（S）10＝K－12－1＋K－22－2＋…＋K－m2－m，兩邊同乘以2可得2×（S）10＝K－1＋（K－22－1＋…＋K－m2－m＋1）3.二進(jìn)制數(shù)←→八進(jìn)制、十六進(jìn)制數(shù)的轉(zhuǎn)換 由于23＝8，24＝16，所以一位八進(jìn)制所能表示的數(shù)值恰好相當(dāng)于3位二進(jìn)制數(shù)能表示的數(shù)值，而一位十六進(jìn)制數(shù)與四位二進(jìn)制數(shù)能表示的數(shù)值正好相當(dāng)，因此八進(jìn)制、十六進(jìn)制與二進(jìn)制數(shù)之間的轉(zhuǎn)換極為方便。1.2.3二進(jìn)制編碼 通常數(shù)字系統(tǒng)中所攜帶的信息分為兩類，一類是字符信息，另一類是數(shù)值信息。1.二進(jìn)制編碼 在二進(jìn)制編碼中，采用結(jié)構(gòu)形式與二進(jìn)制數(shù)完全相同的自然二進(jìn)制碼是最簡單的編碼方式。2.二－十進(jìn)制編碼（BCD） 一位十進(jìn)制數(shù)有0～9個(gè)不同的信息，必須至少使用4位二進(jìn)制數(shù)字。 8421編碼是靠取自然二進(jìn)制數(shù)的前10個(gè)數(shù)碼并付給等值的十進(jìn)制數(shù)字而獲得的，權(quán)值分別為23，22，21，1。 余3碼是在8421碼的基礎(chǔ)上把每個(gè)代碼都加（0011）2＝（3）10而形成的。余3碼是一種自補(bǔ)碼，即表1-2-1中以虛線為中心0～4和9 用格雷碼作運(yùn)算時(shí)，必須首先將它轉(zhuǎn)換成二進(jìn)制。3.可靠性編碼 為使數(shù)字電路不因代碼傳送出錯(cuò)而發(fā)生故障，通常使用可靠性代碼。如采用格雷碼（Gray碼）傳送信息，電路不易出錯(cuò)；用奇偶校驗(yàn)碼可以檢查出錯(cuò)誤；用漢明碼能夠檢查出錯(cuò)誤并能加以改正。下面主要介紹奇偶校驗(yàn)碼。 奇偶校驗(yàn)分為奇校驗(yàn)和偶校驗(yàn)兩種。奇偶校驗(yàn)碼是數(shù)字系統(tǒng)中最為常用的、簡單方便的檢錯(cuò)編碼。奇偶校驗(yàn)碼包括兩個(gè)部分：信息位＋校驗(yàn)位，信息位為位數(shù)不限的任一種二進(jìn)制代碼；校驗(yàn)位又稱為冗余位，僅有一位。1.3邏輯代數(shù)與邏輯函數(shù)1.3.1邏輯代數(shù)與邏輯變量 邏輯（Logic）代數(shù)又稱為布爾（Boolean）代數(shù)，它是分析和設(shè)計(jì)邏輯電路的數(shù)學(xué)工具，也可用來描述數(shù)字電路和數(shù)字系統(tǒng)的結(jié)構(gòu)和特性。 二值邏輯的基本邏輯關(guān)系只有三種：邏輯乘、邏輯加、邏輯非。1.3.2基本邏輯運(yùn)算與基本邏輯門1.邏輯與（乘）運(yùn)算及與門 若決定某一事件的所有條件都成立，這件事就發(fā)生，否則這件事就不發(fā)生，這樣的邏輯關(guān)系稱邏輯與。2.邏輯或（加）運(yùn)算及或門 若決定某一事件的條件中有一個(gè)或一個(gè)以上成立，這件事就發(fā)生，否則就不發(fā)生，這樣的邏輯關(guān)系稱為邏輯或。3.非邏輯運(yùn)算及非門 發(fā)生某事件的條件是該事件成立的反，即該條件成立時(shí)，事件不發(fā)生；只有條件不成立時(shí)，該事件反而發(fā)生，這樣的邏輯關(guān)系稱為邏輯非。1.3.3復(fù)合邏輯運(yùn)算 在實(shí)際邏輯運(yùn)算中，上述三種基本運(yùn)算是很少單獨(dú)出現(xiàn)的。復(fù)雜的邏輯關(guān)系往往是由與、或、非三種邏輯運(yùn)算組合來實(shí)現(xiàn)。圖1-3-4復(fù)合邏輯的電路符號(hào)和邏輯函數(shù)表達(dá)式1.3.4邏輯代數(shù)的基本定 律和常用公式1.基本定律 邏輯代數(shù)是一門完整的學(xué)科，因此同普通代數(shù)一樣，有一些用于運(yùn)算的定律。這些定律反映了邏輯運(yùn)算的基本規(guī)律，是簡化邏輯函數(shù)、分析和設(shè)計(jì)邏輯電路的基本公式。2.幾個(gè)常用的公式表1－3－11常用公式公式序號(hào)A＋AB＝A（1－3－13）A＋B＝A＋B（1－3－14）AB＋A＝A（1－3－15）A（A＋B）＝A（1－3－16）AB＋CD＝（A＋C）（A＋D）（B＋C）（B＋D）（1－3－17）AB＋C＋BC＝AB＋C（1－3－18）3.異或函數(shù)和同或函 數(shù)的常用關(guān)系式 異或函數(shù)和同或函數(shù)與邏輯代數(shù)的基本定律很相似，它們都滿足交換律、結(jié)合律和分配律。1.3.5邏輯代數(shù)的三個(gè)基本定理 在邏輯代數(shù)中，有三個(gè)重要的基本定理，它們是代入定理、反演定理和對偶定理。1.代入定理 在任何邏輯代數(shù)等式中，如果等式兩邊所有出現(xiàn)某一變量的位置都代以一個(gè)邏輯函數(shù)，則等式仍然成立。2.反演定理 對原函數(shù)取反函數(shù)的過程稱為反演。對于任意一個(gè)邏輯函數(shù)Y，若將其中所有的“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，則得到的結(jié)果即為Y。這個(gè)規(guī)律稱為反演定理。在使用反演定理時(shí)還應(yīng)注意遵守以下兩個(gè)原則：（1）仍需遵守“先括號(hào)后乘、加”的運(yùn)算次序；（2）不屬于單個(gè)變量的反號(hào)應(yīng)保留不變。3.對偶定理 對于任意一個(gè)邏輯函數(shù)Y，若將其中所有的“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，則得到的一個(gè)新邏輯式Y(jié)′，Y′稱為Y的對偶式，或者說Y和Y′互為對偶式。 若兩個(gè)邏輯式相等，則它們的對偶式也相等，這就是對偶定理。1.3.6正邏輯和負(fù)邏輯1.4邏輯函數(shù)的描述1.4.1邏輯函數(shù)的建立和 描述方法 對于任何一個(gè)具體的二值邏輯問題，我們常常可以設(shè)定此問題產(chǎn)生的條件為輸入邏輯變量，設(shè)定此問題產(chǎn)生的結(jié)果為輸出邏輯變量，從而用邏輯函數(shù)來描述它。1.4.2邏輯函數(shù)表達(dá)式的 兩種標(biāo)準(zhǔn)形式 在討論邏輯函數(shù)的標(biāo)準(zhǔn)式之前，首先要了解最小項(xiàng)、最大項(xiàng)的定義和性質(zhì)，然后再介紹邏輯函數(shù)的最小項(xiàng)之和及最大項(xiàng)之積這兩種標(biāo)準(zhǔn)形式。1.最小項(xiàng)的定義和性質(zhì) 在n個(gè)變量的邏輯函數(shù)中，若m是由n個(gè)變量組成的乘積項(xiàng)，而且這n個(gè)變量均以原變量或反變量的形式在m中出現(xiàn)一次，則稱該乘積項(xiàng)m為該組邏輯變量的最小項(xiàng)。2.最小項(xiàng)標(biāo)準(zhǔn)與或表達(dá)式 任何一個(gè)邏輯函數(shù)，都可以表示成若干個(gè)最小項(xiàng)之和，稱為最小項(xiàng)標(biāo)準(zhǔn)與或表達(dá)式，或稱為最小項(xiàng)之和表達(dá)式，式（1-4-1）即為標(biāo)準(zhǔn)與或表達(dá)式。3.最大項(xiàng)的定義和性質(zhì) 在n個(gè)變量的邏輯函數(shù)中，若M是n個(gè)變量之和項(xiàng)，而且這n個(gè)變量均以原變量或反變量的形式在M中出現(xiàn)一次，則稱M為該組邏輯變量的最大項(xiàng)。 與最小項(xiàng)類似，最大項(xiàng)也有幾個(gè)重要的性質(zhì)。 （1）n個(gè)變量的全部最大項(xiàng)之積為0。 這是因?yàn)槊恳粋€(gè)最大項(xiàng)與變量的一組取值對應(yīng)，即只有這一組取值才使該最大項(xiàng)為0，其余最大項(xiàng)的值都是1。（2）任意兩個(gè)最大項(xiàng)的之和為1，即Mi＋Mj=1（i≠j）。（3）n個(gè)變量的每一個(gè)最大項(xiàng)有n個(gè)相鄰項(xiàng)。（4）在變量個(gè)數(shù)相同的條件下，編號(hào)相同的最小項(xiàng)和最大項(xiàng)互為反函數(shù)，即4.最大項(xiàng)標(biāo)準(zhǔn)或與表達(dá)1.4.3邏輯函數(shù)的最簡表達(dá)式1.與或式變換成或與式2.與或式變換成與非-與非式3.與或式變換成或非-或非式4.與或式變換成與或非式3．課程小結(jié)：通過以上教學(xué)，學(xué)生掌握了邏輯函數(shù)的建立和變換。教學(xué)方式及教學(xué)方法：教學(xué)方式：多媒體教學(xué)方法：啟發(fā)式教學(xué)作業(yè)及課外訓(xùn)練：P31,2、4、6教案教學(xué)題目：（章、節(jié)）第一章數(shù)制、編碼與邏輯代數(shù)學(xué)時(shí)數(shù)4教學(xué)目的和要求：掌握三種基本邏輯運(yùn)算，邏輯函數(shù)的兩種化簡方法。教學(xué)基本內(nèi)容：第5節(jié)邏輯函數(shù)及其應(yīng)用(1)邏輯函數(shù)(2)三種基本邏輯運(yùn)算第6節(jié)邏輯函數(shù)的化簡(1)代數(shù)法化簡(2)卡諾圖(3)卡諾圖法化簡(4)具有約束條件的邏輯函數(shù)化簡第7節(jié)邏輯函數(shù)的建立及表示方法(2)卡諾圖(3)卡諾圖法化簡(4)具有約束條件的邏輯函數(shù)化簡第7節(jié)邏輯函數(shù)的建立及表示方法教學(xué)重點(diǎn)與難點(diǎn)：重點(diǎn)：邏輯函數(shù)化簡難點(diǎn)：邏輯函數(shù)的卡若圖化簡教學(xué)過程：1．課前復(fù)習(xí)：邏輯函數(shù)的建立方法2．講授新課：1.5邏輯函數(shù)的化簡 1.5.1邏輯函數(shù)的公式化簡法 1.并項(xiàng)法 2.吸收法 3.消去法 4.配項(xiàng)法 5.添加項(xiàng)法 1.5.2邏輯函數(shù)的卡諾圖化簡法 卡諾（Karnaugh，美國工程師）圖化簡法的基本原理是利用代數(shù)法中的并項(xiàng)法原則，即A＋A＝1，消去一個(gè)變量。這種方法能直接得到最簡與或表達(dá)式和最簡或與表達(dá)式，并且其化簡技巧相對公式化簡法更容易掌握。 1.卡諾圖的構(gòu)成 卡諾圖實(shí)質(zhì)上是將代表邏輯函數(shù)的最小項(xiàng)用方格表示，并將這些方格按相鄰原則排列而成的方塊圖。 2.用卡諾圖表示邏輯函數(shù) 由于任何一個(gè)邏輯函數(shù)都可以表示為若干最小項(xiàng)之和的形式，因此，也就可以用卡諾圖來表示任意一個(gè)邏輯函數(shù)。 3.用卡諾圖法化簡邏輯函 數(shù)為最簡與或式 由于卡諾圖具有的相鄰性，保證了幾何位置的兩方格所代表的最小項(xiàng)只有一個(gè)變量不同，當(dāng)兩個(gè)相鄰項(xiàng)的方格為1時(shí)，可以利用式（1-3-15），即AB＋AB=A，使兩項(xiàng)合并為一項(xiàng)，消去兩方格不同的那個(gè)變量。 4.具有任意項(xiàng)的邏輯函數(shù)化簡 在實(shí)際的邏輯電路中，經(jīng)常會(huì)遇到某些最小項(xiàng)的取值可以是任意的，或者說這些最小項(xiàng)在電路工作時(shí)根本不會(huì)出現(xiàn)，例如BCD碼，用4位二進(jìn)制數(shù)組成的16個(gè)最小項(xiàng)中的10個(gè)編碼，其中6個(gè)冗余項(xiàng)是不會(huì)出現(xiàn)的，這樣的最小項(xiàng)稱為任意項(xiàng)。在卡諾圖和真值表中用ф表示這些任意項(xiàng)。 由于任意項(xiàng)的取值可為1或0，利用卡諾圖化簡時(shí)，應(yīng)根據(jù)對邏輯函數(shù)的化簡過程是否有利來決定任意項(xiàng)的取值。3．課程小結(jié)：介紹兩種化簡方法：公式法和卡若圖法。各自有特點(diǎn)。教學(xué)方式及教學(xué)方法：教學(xué)方式：多媒體教學(xué)方法：啟發(fā)式教學(xué)作業(yè)及課外訓(xùn)練：P33,16、20、28教案教學(xué)題目：（章、節(jié)）第二章邏輯門電路學(xué)時(shí)數(shù)4教學(xué)目的和要求：讓學(xué)生了解,教學(xué)基本內(nèi)容：第1節(jié)半導(dǎo)體二極管和三極管的開關(guān)特性

(1)半導(dǎo)體二極管的開關(guān)特性掌握半導(dǎo)體二極管和三極管的開關(guān)特性以及場效應(yīng)管的開關(guān)特性。

(2)三極管的開關(guān)特性

(3)提高晶體三極管開關(guān)速度的途徑第2節(jié)場效應(yīng)管的開關(guān)特性

(1)N溝道增強(qiáng)型MOS管的開關(guān)特性

(2)NMOS反相器

第3節(jié)基本邏輯門電路

(1)二極管“與”門和“或”門電路

(2)三極管“非”門電路

(3)復(fù)合門電路教學(xué)重點(diǎn)與難點(diǎn)：重點(diǎn)：二極管和三極管的開關(guān)特性難點(diǎn)：復(fù)合門電路的分析教學(xué)過程：1．課前復(fù)習(xí)：邏輯函數(shù)的兩種化簡方法。2．講授新課：2.1雙極型器件的開關(guān)特性和三極管反相器2.2TTL邏輯門電路2.3其他類型的雙極型數(shù)字集成電路2.4CMOS門電路2.5NMOS集成電路2.6TTL與CMOS、ECL電路的連接2.1雙極型器件的開關(guān)特性和三極管反相器2.1.1半導(dǎo)體二極管的開關(guān)特性 二極管的開關(guān)特性主要表現(xiàn)在正向?qū)ㄅc反向截止兩個(gè)狀態(tài)轉(zhuǎn)換過程中所具有的特性。 如果用一個(gè)二極管代替圖2-1-1（a）所示電路中的開關(guān)SA時(shí)，可以得到圖2-1-1（b）所示的二極管開關(guān)電路。圖2-1-1二極管開關(guān)電路2.1.2雙極型三極管反相器 的靜態(tài)開關(guān)特性分析 在數(shù)字系統(tǒng)中，反相器是最基本的單元電路。反相器主要是利用半導(dǎo)體器件的開關(guān)特性，在輸入脈沖信號(hào)的作用下，輸出電壓的電平變化與輸入信號(hào)脈沖的變化相反，以實(shí)現(xiàn)邏輯非的功能。1.截止?fàn)顟B(tài)分析 當(dāng)輸入電壓為低電平，三極管發(fā)射結(jié)電壓Ube<0.5V（硅三極管開啟電壓）時(shí)，則電路可靠截止，現(xiàn)在檢查三極管反相器是否工作在截止?fàn)顟B(tài)。2.飽和狀態(tài)分析2.1.3雙極型三極管反相器 的動(dòng)態(tài)開關(guān)特性分析 在動(dòng)態(tài)情況下，亦即三極管在截止和飽和導(dǎo)通兩種狀態(tài)間迅速轉(zhuǎn)換時(shí)，三極管內(nèi)部電荷的建立和消散都需要一定的時(shí)間，因而集電極電流ic的變化將滯后于輸入電壓ui的變化。 綜上分析可知，三極管反相器動(dòng)態(tài)開關(guān)特性的滯后現(xiàn)象可以用三極管的PN結(jié)間存在電容效應(yīng)來理解。討論三極管的動(dòng)態(tài)開關(guān)特性，就是為了研究反相器在輸入電壓高低電平跳變時(shí)輸出信號(hào)電平的過渡特性，以便采用相應(yīng)的措施提高反相器的工作速度。2.1.4雙極型三極管反相器 由對三極管反相器的分析可知，此電路完成了輸入電壓Ui和輸出電壓Uo反相的邏輯功能，故又將其稱為非門電路。 在一些實(shí)用的三極管反相器中，為了改善反相器的動(dòng)態(tài)開關(guān)特性，提高其工作速度，除了選用開關(guān)型三極管和合理選擇電路元件參數(shù)外，通常還要采用以下的措施：①采用加速電容；②采用鉗位電路。2.2TTL邏輯門電路 1961年美國德克薩斯儀器公司率先將數(shù)字電路的元、器件和連線制作在同一硅片上，制成了集成電路（IntegratedCircuit，IC）。由于集成電路體積小、重量輕、可靠性好，因而在大多數(shù)領(lǐng)域里迅速取代了分立元件電路。2.2.1TTL反相器的電路結(jié) 構(gòu)和工作原理 TTL這種類型的集成電路的輸入端和輸出端均為三極管結(jié)構(gòu)，所以稱為三極管－三極管邏輯電路（Transistor-TransistorLogic），簡稱為TTL電路。1.電路結(jié)構(gòu) 反相器是TTL門電路中電路結(jié)構(gòu)最簡單的一種，電路結(jié)構(gòu)如圖2-2-1所示。圖2-2-1TTL反相器的典型電路結(jié)構(gòu)2.TTL反相器的靜態(tài)特性（1）電壓傳輸特性 TTL反相器電路輸出電壓隨輸入電壓的變化關(guān)系曲線叫做電壓傳輸特性曲線，如圖2-2-2所示，該曲線大體可分為4個(gè)區(qū)段。圖2-2-2電壓傳輸特性曲線（2）輸入特性 輸入特性是指輸入電流隨輸入電壓變化的特性。（3）輸入端負(fù)載特性 在具體使用門電路時(shí)，有時(shí)需要在輸入端與地之間或者輸入端與信號(hào)的低電平之間接入電阻RI，如圖2-2-5（a）所示。圖2-2-5反相器輸入負(fù)載特性（4）輸出特性 TTL反相器輸出電壓uo隨輸出負(fù)載電流iL的關(guān)系特性叫做輸出特性。輸出特性主要是反映邏輯門的負(fù)載特性，在輸出電平不同時(shí)，其特性是不同的。灌電流負(fù)載特性 當(dāng)輸出為低電平時(shí)，輸出級(jí)的VT5管飽和導(dǎo)通而VT4管截止（見圖2-2-1），輸出端的等效電路如圖2-2-7所示。圖2-2-7反相器灌電流負(fù)載輸出等效電路拉電流負(fù)載特性 對圖2-2-1所示TTL反相器的分析可知，輸出高電平時(shí)VT5截止，VT4和VD2導(dǎo)通，輸出端的等效電路可以畫成圖2-2-9所示的形式。圖2-2-9TTL反相器高電平輸出等效電路3.TTL反相器的動(dòng)態(tài)特性（1）傳輸延遲特性 在TTL電路中，當(dāng)把理想的矩形電壓信號(hào)加到TTL反相器的輸入端時(shí)，輸出電壓的波形不僅要比輸入信號(hào)滯后，而且波形的上升沿和下降沿也將變壞，這樣的特性被稱為傳輸延遲特性，如圖2-2-11所示。圖2-2-11TTL反相器的動(dòng)態(tài)電壓波形（2）電源的動(dòng)態(tài)尖峰電流 TTL門電路工作在穩(wěn)定狀態(tài)時(shí)，電源供電電流大約為幾毫安。（3）空載功耗 集成電路的功耗和集成度密切相關(guān)。如果功耗大，芯片的集成度就不能高，否則將無法散熱而容易燒毀。其次，功耗大也將浪費(fèi)電源能量，縮短電源的使用周期。當(dāng)輸出端空載時(shí)，反相器輸出低電平時(shí)電路的功耗稱為空載導(dǎo)通功耗PON。PON=ICCLUCC2.2.2其他邏輯功能的 TTL門電路1.與非門2.或非門 或非門的典型電路如圖2-2-17所示。和反相器相比增加了一個(gè)由VT′1、VT′2和R′1所組成的輸入級(jí)和倒相級(jí)電路，增加的電路和VT1、VT2、R1的電路結(jié)構(gòu)完全相同，VT2和VT′2的集電極和發(fā)射極相并聯(lián)。3.與或非門 與或非門的電路結(jié)構(gòu)如圖2-2-18所示，圖中的輸入級(jí)采用兩個(gè)多發(fā)射極三極管組成“與或”邏輯形式。當(dāng)VT2和VT′2有一個(gè)導(dǎo)通時(shí)，都將使VT5飽和導(dǎo)通，輸出為低電平；只有VT2和VT′2同時(shí)截止，輸出才為高電平。所以，該電路實(shí)現(xiàn)的邏輯關(guān)系可以歸納為：當(dāng)任何一組輸入均為高電平時(shí)，輸出為低電平；而只有每一組輸入不全為高電平時(shí)，輸出才是高電平。圖2-2-18TTL與或非門電路結(jié)構(gòu)圖4.異或門 典型的異或門電路如圖2-2-19所示。圖中虛線右邊部分和或非門的倒相級(jí)、輸出級(jí)相同，只要VT6和VT7當(dāng)中有一個(gè)基極為高電平，都能使VT8截止，VT9導(dǎo)通，輸出為低電平。圖2-2-19TTL異或門電路結(jié)構(gòu)圖5.TTL電路的改進(jìn) 為滿足用戶在提高工作速度和降低功耗這兩方面的要求，繼上述的74系列電路之后，又相繼研制和生產(chǎn)了74H、74S、74LS、74AS、74ALS系列等改進(jìn)的TTL電路。（1）74H系列 由74系列TTL與非門的工作過程可知，其產(chǎn)生傳輸延遲時(shí)間的主要原因是電路內(nèi)各三極管工作在深度飽和狀態(tài)。（2）74S系列 74S系列又稱為肖特基系列。為了進(jìn)一步提高開關(guān)速度，可以采用抗飽和三極管（又稱為肖特基三極管），它是由普通三極管和肖特基勢壘二極管（SchottkyBarrierDiode，SBD）組合而成。（3）74LS系列 通常性能較理想的門電路應(yīng)該不僅工作速度快，而且功耗也應(yīng)該小。74LS系列就具有這樣的特點(diǎn)，故又稱為低功耗肖特基系列。2.2.3其他類型的TTL門電路1.集電極開路的門電路（OC門） 由圖2-2-24可見，主要原因是： ①推拉式輸出電路，無論輸出高電平還是低電平，其輸出電阻都很低。如若一個(gè)門的輸出是高電平，而另一個(gè)門的輸出是低電平，則輸出端并聯(lián)以后必然有很大的負(fù)載電流同時(shí)流過這兩個(gè)門的輸出級(jí)。由于這個(gè)電流很大，不但會(huì)使導(dǎo)通門的低電平抬高，而且還有可能損壞截止門。圖2-2-24推拉式輸出級(jí)并聯(lián)的情況②推拉式輸出結(jié)構(gòu)不能滿足驅(qū)動(dòng)較大電流、較高電壓負(fù)載的要求。③推拉式輸出電路中，電源一經(jīng)確定（通常規(guī)定工作在＋5Ｖ），輸出的高電平也就固定了，因此無法滿足對不同輸出高低電平的需要。為了使門電路的輸出端能夠并聯(lián)使用，采用的方法就是把輸出級(jí)改為集電極開路的三極管結(jié)構(gòu)，稱為集電極開路的門電路（OpenCollectorGate，OC門），電路如圖2-2-25所示。圖2-2-25集電極開路與非門的電路結(jié)構(gòu)和邏輯符號(hào) OC門可以直接驅(qū)動(dòng)指示燈，也可以直接驅(qū)動(dòng)繼電器，由于OC門能夠?qū)崿F(xiàn)“線與”功能，所以可以用在數(shù)據(jù)總線上。（1）求負(fù)載電阻的最大值 當(dāng)所有的OC門同時(shí)截止時(shí)，輸出為高電平。為了保證高電平不低于規(guī)定的最小輸出高電平UoHmin，顯然負(fù)載電阻不能太大。（2）求負(fù)載電阻的最小值 只要有一個(gè)OC處于導(dǎo)通狀態(tài)，OC門的輸出就為低電平，如圖2-2-27（b）所示。為了保證全部輸入低電平電流通過OC門時(shí)，其輸出低電平不高于規(guī)定的最大輸出低電平UoLmax，流入導(dǎo)通OC門的電流不超過最大允許的負(fù)載電流ILM，則RL又不能選得太小。圖2-2-27OC門負(fù)載電阻RL的計(jì)算2.三態(tài)輸出門電路（TS門） 普通的TTL門有兩個(gè)狀態(tài)，即輸出邏輯“0”和輸出邏輯“1”，這兩個(gè)狀態(tài)都是低阻輸出。三態(tài)輸出門（Three-StateOutputGate，TS門）是在普通門電路的基礎(chǔ)上附加控制電路而構(gòu)成的，它的特點(diǎn)是多了一種高阻狀態(tài)。 三態(tài)門的基本用途是在數(shù)字電路系統(tǒng)中構(gòu)成總線，也就是采用圖2-2-30所示的連接方式。圖2-2-30TS門構(gòu)成總線結(jié)構(gòu)2.3其他類型的雙極型數(shù)字集成電路 在雙極型數(shù)字集成電路中，TTL電路只是其中的一種。從數(shù)字電路的發(fā)展來看，還有早期的二極管—三極管邏輯（Diode-TransistorLogic，DTL），現(xiàn)已被TTL電路取代；另一種高域值邏輯（HighThresholdLogic，HTL）電路目前也幾乎被CMOS電路所取代。2.3.1ECL電路的結(jié)構(gòu)與工 作原理1.電路的工作原理 電路在正常工作時(shí)電源電壓－UEE＝－5.2V，基準(zhǔn)電壓UBB＝－1.15V，輸入信號(hào)的高電平UiH＝－0.75V，低電平UiL＝－1.55V。（1）輸入均為低電平 可見當(dāng)輸入全為低電平時(shí)，Uc1是高電平0V，Uc2是低電平－0.83V。（2）輸入端中有一個(gè)是高電平（3）射極跟隨器的電平轉(zhuǎn)換 在電路給定的參數(shù)下，Uc1和Uc2高、低電平與輸入信號(hào)不一致，因而無法直接作為下一級(jí)門電路的輸入信號(hào)。引入VT5、VT6構(gòu)成的射極跟隨器后，使Y1、Y2輸出的高低電平都降低了一個(gè)發(fā)射結(jié)的壓降，與輸入信號(hào)的高低電平基本保持一致。2.ECL或/或非門的電壓傳輸特性 圖2-3-2所示是圖2-3-1ECL或/或非門的電壓傳輸特性曲線。圖2-3-2ECL或/或非門的電壓傳輸特性曲線3.ECL電路的主要特點(diǎn) 與TTL電路相比，ECL電路具有如下優(yōu)點(diǎn)： ①由于ECL門電路中的三極管導(dǎo)通時(shí)為非飽和狀態(tài)（由圖2-3-1所示的參數(shù)不難算出，VT1～VT3導(dǎo)通時(shí)Uc1b≈0V，VT4導(dǎo)通時(shí)Uc2b＝0.32V，導(dǎo)通時(shí)均未進(jìn)入飽和狀態(tài)，根本上消除了飽和導(dǎo)通產(chǎn)生的電荷存儲(chǔ)效應(yīng)），而且電路的電阻取值較小，邏輯高低電平變化幅度小，因而其工作速度是各種集成門電路中最高的，傳輸時(shí)間可縮短至0.1ns以內(nèi)。②同時(shí)具有或、或非兩個(gè)互補(bǔ)輸出，使用方便、靈活。③因?yàn)檩敵龆瞬捎蒙錁O跟隨器，輸出阻抗低，帶負(fù)載能力強(qiáng)，扇出系數(shù)NO可達(dá)25～100。④由于設(shè)計(jì)時(shí)電路在開關(guān)工作狀態(tài)下的電源電流基本不變，所以電路內(nèi)部的開關(guān)噪聲很低。ECL電路的主要缺點(diǎn)也是很突出的：①噪聲容限低。邏輯高、低電平的擺幅只有0.8V，噪聲容限只有0.2V，故抗干擾能力差。②電路功耗大。由于電路中電阻值較小，并且三極管在導(dǎo)通時(shí)工作在非飽和狀態(tài)，每個(gè)門的平均功耗可達(dá)100mW以上，從電路工作情況來說，這將限制電路的集成度。因此，目前的ECL產(chǎn)品限于中、小規(guī)模集成電路中，主要用于高速、超高速數(shù)字系統(tǒng)中。③輸出電平的穩(wěn)定性較差。因?yàn)樯錁O跟隨器輸出電平直接與三極管VT5、VT6的發(fā)射結(jié)壓降有關(guān)，所以輸出電平對電路參數(shù)和環(huán)境溫度的改變都比較敏感。2.3.2I2L電路1.I2L電路結(jié)構(gòu)和工作原理 I2L的基本單元由一個(gè)NPN多集電極三極管和一個(gè)PNP三極管構(gòu)成的電流源所組成的反相器，其電路結(jié)構(gòu)和等效電路如圖2-3-3所示。圖2-3-3I2L多輸出非門電路結(jié)構(gòu)和邏輯符號(hào)2.I2L電路的特點(diǎn) I2L電路的主要優(yōu)點(diǎn)如下： ①電路簡單，沒有內(nèi)部電阻，所以在雙極型電路中集成度最高，可達(dá)500門/mm2以上，而TTL電路僅為20門/mm2。 ②功耗低，可在1V以下電源工作，工作電流可低至1nA，是雙極型數(shù)字集成電路中功耗最低的一種。I2L電路也存在如下的缺點(diǎn)：①輸出電壓幅度小，抗干擾能力差。②開關(guān)速度較慢，工作速度低。3．課程小結(jié)：通過本課程的學(xué)習(xí)，學(xué)生掌握半導(dǎo)體二極管和三極管的開關(guān)特性以及場效應(yīng)管的開關(guān)特性。教學(xué)方式及教學(xué)方法：啟發(fā)式和案例教學(xué)作業(yè)及課外訓(xùn)練：P86,1、3、5、7半導(dǎo)體二極管和三極管的特性比較多，學(xué)生易混淆。教案教學(xué)題目：（章、節(jié)）第二章邏輯門電路學(xué)時(shí)數(shù)4教學(xué)目的和要求：讓學(xué)生掌握TTL門電路、CMOS邏輯門電路分析方法。教學(xué)基本內(nèi)容：第4節(jié)TTL“與非”門電路(1)典型TTL“與非”門電路(2)TTL“與非”門的電壓傳輸特性(3)TTL“與非”門的主要參數(shù)(4)TTL門電路的改進(jìn)(5)集電極開路TTL門（OC門）(6)三態(tài)TTL門（TS門）第5節(jié)CMOS邏輯門電路(1)CMOS反相器(2)CMOS“與非”門(3)CMOS“或非”門(4)CMOS傳輸門(5)CMOS三態(tài)門第6節(jié)雙極型其它類型門電路(1)高閥值邏輯門電路（HTL）(2)射極耦合邏輯門電路（ECL）(3)集成注入邏輯門電路（IIL）第7節(jié)正邏輯與負(fù)邏輯(1)正負(fù)邏輯的基本概念(2)門電路的兩種邏輯符號(hào)教學(xué)重點(diǎn)與難點(diǎn)：重點(diǎn)：集成電路的外部特性難點(diǎn)：集成電路的分析方法教學(xué)過程：1．課前復(fù)習(xí)：二極管、三極管及場效應(yīng)管的開關(guān)特性。2．講授新課：2.4CMOS門電路2.4.1四種類型的MOS場效應(yīng)管1.增強(qiáng)型MOS管 增強(qiáng)型NMOS管結(jié)構(gòu)如圖2-4-1所示。在P型半導(dǎo)體襯底（B）上，擴(kuò)散兩個(gè)高摻雜濃度的N＋型區(qū)，形成MOS管的源極（S）和漏極（D）；在漏源極間硅片的表面再生成二氧化硅絕緣層。圖2-4-1增強(qiáng)型NMOS場效應(yīng)管的結(jié)構(gòu)（1）N溝道耗盡型MOS管（2）P溝道耗盡型MOS管2.耗盡型MOS管 耗盡型MOS管的結(jié)構(gòu)形式與增強(qiáng)型MOS管相同，不同之處是在二氧化硅絕緣層中摻入了大量的帶電離子（結(jié)構(gòu)圖略），比如在耗盡型NMOS的二氧化硅絕緣層中摻入了大量的正離子。（1）N溝道耗盡型MOS管 采用P型襯底，導(dǎo)電溝道為N型，圖2-4-3（a）示出了它的電路符號(hào)。（2）P溝道耗盡型MOS管 圖2-4-3（b）是P溝道耗盡型MOS管的電路符號(hào)。圖2-4-3耗盡型MOS場效應(yīng)管的電路符號(hào)2.4.2MOS管的開關(guān)特性1.MOS管的轉(zhuǎn)移特性和輸出特性 圖2-4-4（a）示出了增強(qiáng)型NMOS場效應(yīng)管共源極接法的開關(guān)電路。由于柵極與漏極、源極被二氧化硅絕緣層隔離參考《模擬電子電路》相關(guān)章節(jié)。，可以認(rèn)為柵極輸入電流等于零。圖2-4-4NMOS的基本開關(guān)電路和其特性曲線2.MOS管的開關(guān)特性 由圖2-4-4（a）MOS管開關(guān)電路可以看出，當(dāng)ui≤UT時(shí)（ui=uGS），MOS管工作在截止區(qū)，只要漏極負(fù)載電阻RD遠(yuǎn)遠(yuǎn)小于MOS管的截止電阻RDSOFF，在輸出端就會(huì)輸出高電平UoH≈UDD，此時(shí)的漏源極間相當(dāng)于一個(gè)斷開的開關(guān)。2.4.3CMOS反相器 CMOS邏輯門電路是目前應(yīng)用較為普遍的邏輯電路，它同NMOS一樣，適宜制作大規(guī)模集成電路（如存儲(chǔ)器和微處理器等），下面先討論CMOS反相器，然后再介紹其他CMOS邏輯門電路。1.CMOS反相器的工作原理2.CMOS反相器電壓傳輸 特性和電流特性（1）電壓傳輸特性（2）輸入噪聲容限（3）輸入電流特性3.CMOS反相器的輸入端保護(hù) 由于MOS管的二氧化硅絕緣層很薄，存在較大的電容效應(yīng)，極易被擊穿（耐壓約100V），所以必須采取保護(hù)措施。4.CMOS反相器的輸出特 性和負(fù)載能力（1）低電平輸出特性（2）高電平輸出特性5.CMOS反相器的功率損耗（1）靜態(tài)功耗PS（2）動(dòng)態(tài)功耗PD6.CMOS反相器的傳輸延遲特性 雖然CMOS門電路的開關(guān)過程中，沒有電荷的積累和消散現(xiàn)象，但是由于集成電路內(nèi)部電阻、電容的存在，以及負(fù)載電容的影響，輸出電壓的變化仍然滯后于輸入電壓的變化，產(chǎn)生傳輸延遲時(shí)間。2.4.4其他類型的CMOS門電路1.CMOS與非門2.CMOS或非門3.帶緩沖級(jí)的CMOS門電路 上述CMOS門電路存在以下缺點(diǎn)：一是當(dāng)輸入狀態(tài)不同時(shí)，其輸出電阻值是不相同的；二是輸出的高、低電平會(huì)受輸入端數(shù)目影響。4.漏極開路的CMOS門電路（簡稱OD門） 與TTL電路中的OC門一樣，CMOS門的輸出電路結(jié)構(gòu)也可以做成漏極開路的形式。5.CMOS傳輸門和雙向模擬開關(guān) CMOS傳輸門也如同反相器一樣，是構(gòu)成各種邏輯電路的一種基本單元電路。6.CMOS三態(tài)門電路 CMOS三態(tài)門的電路結(jié)構(gòu)大體上有三種形式。（1）串聯(lián)型三態(tài)門電路（2）門控制型三態(tài)門（3）模擬開關(guān)控制三態(tài)門主要的改進(jìn)形式有兩種。一種是高速的CMOS電路，采用工藝改進(jìn)模式，減小溝道的長度，縮小整個(gè)MOS管的尺寸，從而降低了寄生電容的數(shù)值，其平均傳輸延遲時(shí)間小于10ns。另一種是雙極型－CMOS電路（Bipolar－CMOS，Bi－CMOS）。這種電路的特點(diǎn)是實(shí)現(xiàn)邏輯功能部分采用CMOS結(jié)構(gòu)，而輸出級(jí)采用雙極型三極管。因此，它兼有CMOS電路的低功耗和雙極型電路低輸出內(nèi)阻的優(yōu)點(diǎn)。2.5NMOS集成電路1.NMOS反相器 電路全部采用NMOS管組成的集成電路稱為NMOS電路。首先介紹NMOS反相器，它也是組成NMOS集成電路的基本單元。2.E/E型NMOS或非門 將兩個(gè)VT1、VT2驅(qū)動(dòng)管并聯(lián)在一起，VT3作為公共負(fù)載管，就可構(gòu)成兩輸入端的或非門電路，如圖2-5-2所示。圖2-5-2E/E型NMOS或非門電路3.E/E型NMOS與非門4.其他類型的E/E型NMOS門電路 用E/E型NMOS電路也可構(gòu)成與或非門、異或門、三態(tài)門等等。這里畫出了與或非門、異或門的電路結(jié)構(gòu)如圖2-5-5所示。圖2-5-5E/E型NMOS與或非門、異或門電路2.6TTL與CMOS、ECL電路的連接1.TTL與CMOS、ECL電路 連 接需要考慮的問題 數(shù)字系統(tǒng)連接時(shí)可定義前級(jí)為驅(qū)動(dòng)電路，后級(jí)為負(fù)載電路，如圖2-6-1所示（用邏輯門表示）。圖2-6-1驅(qū)動(dòng)門與負(fù)載門的連接2.用TTL電路驅(qū)動(dòng)CMOS電路3.用CMOS電路驅(qū)動(dòng)TTL電路4.TTL與ECL電路的連接 這兩種電路的電平是完全不匹配的，因此，必須有適當(dāng)?shù)碾娖睫D(zhuǎn)換電路以實(shí)現(xiàn)它們之間電平的轉(zhuǎn)換。5.TTL與CMOS電路的接口（1）TTL/CMOS電平轉(zhuǎn)換接口電路（2）CMOS/TTL電流轉(zhuǎn)換的接口電路6.各種系列門電路的性能比較7.CMOS電路使用時(shí)的注意事項(xiàng) （1）焊接芯片時(shí)應(yīng)注意將電烙鐵的外殼接地。 （2）拔出或插入器件時(shí)，應(yīng)關(guān)閉所有電源。 （3）不用的輸入端應(yīng)根據(jù)邏輯要求或接電源UDD（與非門），或接地（或非門），或與其他輸入端相連。（4）輸出級(jí)所接電容負(fù)載不能大于500pF，否則將因輸出級(jí)動(dòng)態(tài)功率過大而損壞電路。（5）由于基本的CMOS電路有互補(bǔ)輸出的特點(diǎn)，所以其輸出端不能并接。3．課程小結(jié)：三態(tài)門電路廣泛應(yīng)用于數(shù)據(jù)總線上實(shí)現(xiàn)多路信號(hào)在總線上分時(shí)傳送。教學(xué)方式及教學(xué)方法：教學(xué)方式：多媒體教學(xué)方法：啟發(fā)式教學(xué)作業(yè)及課外訓(xùn)練：P87,8、10、12、13教案教學(xué)題目：（章、節(jié)）第三章組合邏輯電路學(xué)時(shí)數(shù)4教學(xué)目的和要求：讓學(xué)生掌握組合邏輯電路的分析和設(shè)計(jì)方法。教學(xué)基本內(nèi)容：第1節(jié)概述第2節(jié)組合邏輯電路的分析與設(shè)計(jì)(1)組合邏輯電路的一般分析方法(2)組合邏輯電路設(shè)計(jì)的基本思想(3)組合邏輯電路的一般設(shè)計(jì)方法(4)組合邏輯電路設(shè)計(jì)舉例教學(xué)重點(diǎn)與難點(diǎn)：重點(diǎn)：組合邏輯電路的分析方法。難點(diǎn)：組合邏輯電路的設(shè)計(jì)方法。教學(xué)過程：1．課前復(fù)習(xí)：TTL門電路及MOS門電路的原理分析方法2．講授新課：3.1組合邏輯電路概述3.2SSI構(gòu)成的組合邏輯電路的分析和設(shè)計(jì)3.3常用的中規(guī)模組合邏輯電路的分析3.4用MSI設(shè)計(jì)組合邏輯電路3.5組合邏輯電路中的競爭—冒險(xiǎn)3.1組合邏輯電路概述在數(shù)字系統(tǒng)中，按照結(jié)構(gòu)和邏輯功能的不同將數(shù)字邏輯電路分為兩大類，一類稱作組合邏輯電路，另一類稱作時(shí)序邏輯電路。組合邏輯電路在電路結(jié)構(gòu)上的特點(diǎn)是：①單純由各類邏輯門組成，邏輯電路中不含存儲(chǔ)元件；②邏輯電路的輸入和輸出之間沒有反饋通路。3.2SSI構(gòu)成的組合邏輯電路的分析和設(shè)計(jì)3.2.1組合邏輯電路的分析1.組合邏輯電路的分析步驟 對于任何一個(gè)組合邏輯電路，分析的基本步驟如下：（1）由給定的邏輯電路逐級(jí)寫出各個(gè)輸出端的邏輯表達(dá)式，最后得到表示輸出與輸入關(guān)系的邏輯表達(dá)式；（2）化簡和變換邏輯表達(dá)式為最小項(xiàng)表達(dá)式；（3）根據(jù)最小項(xiàng)表達(dá)式，列出真值表； （4）由真值表分析其執(zhí)行的邏輯功能； （5）評價(jià)原設(shè)計(jì)電路，改進(jìn)設(shè)計(jì)，尋找最佳設(shè)計(jì)方案。2.組合邏輯電路的分析舉例3.2.2組合邏輯電路的設(shè)計(jì)1.組合邏輯電路的基本設(shè)計(jì)方法 組合邏輯電路的設(shè)計(jì)，就是根據(jù)給定的設(shè)計(jì)要求，設(shè)計(jì)出最佳（或最簡）的組合電路。以SSI邏輯門作為電路基本單元的設(shè)計(jì)，其最佳的含義是，所用門的數(shù)目要最少，而且各門輸入端的數(shù)目和電路的級(jí)數(shù)也要最少。組合邏輯電路的設(shè)計(jì)方法，一般可按如下步驟進(jìn)行。①對給出的邏輯設(shè)計(jì)問題，進(jìn)行邏輯抽象。即從邏輯的角度來描述設(shè)計(jì)問題的因果關(guān)系，再根據(jù)因果關(guān)系確定輸入變量和輸出變量，依據(jù)變量的狀態(tài)進(jìn)行邏輯賦值，確定哪種狀態(tài)用邏輯“0”表示，哪種狀態(tài)用邏輯“1”表示。②根據(jù)設(shè)計(jì)問題的邏輯抽象，列出邏輯真值表。③根據(jù)真值表，寫出設(shè)計(jì)問題的邏輯函數(shù)表達(dá)式。④用SSI邏輯門實(shí)現(xiàn)組合邏輯設(shè)計(jì)時(shí)，化簡邏輯函數(shù)表達(dá)式，得到最簡的邏輯函數(shù)表達(dá)式；用MSI集成組件實(shí)現(xiàn)組合邏輯設(shè)計(jì)時(shí)，應(yīng)該把邏輯函數(shù)表達(dá)式變換成與所用器件的邏輯函數(shù)式相同或類似的適當(dāng)形式。 ⑤按最簡或適當(dāng)形式的邏輯函數(shù)表達(dá)式畫出邏輯電路圖。2.用SSI設(shè)計(jì)組合邏輯電路3．課程小結(jié)：應(yīng)用實(shí)例講解組合邏輯電路的分析和設(shè)計(jì)方法。教學(xué)方式及教學(xué)方法：教學(xué)方式：多媒體教學(xué)方法：啟發(fā)式教學(xué)作業(yè)及課外訓(xùn)練：P139,1、3、5教案教學(xué)題目：（章、節(jié)）第三章組合邏輯電路學(xué)時(shí)數(shù)4教學(xué)目的和要求：讓學(xué)生了解,掌握中規(guī)模集成電路的分析和設(shè)計(jì)方法。教學(xué)基本內(nèi)容：第3節(jié)常用MSI組合邏輯電路(1)編碼器(2)譯碼器(3)數(shù)據(jù)選擇與分配器(4)數(shù)字比較器(5)加法器第4節(jié)MSI組合邏輯器件的應(yīng)用舉例(1)數(shù)據(jù)選擇器的應(yīng)用舉例(2)譯碼器的應(yīng)用舉例(3)加法器的應(yīng)用舉例教學(xué)重點(diǎn)與難點(diǎn)：1.重點(diǎn)：MSI組合邏輯電路的分析難點(diǎn)：MSI組合邏輯電路的設(shè)計(jì)教學(xué)過程：1．課前復(fù)習(xí)：小規(guī)模集成電路的分析和設(shè)計(jì)步驟2．講授新課：3.3常用的中規(guī)模組合邏輯電路的分析3.3.1編碼器 將二進(jìn)制碼按一定的規(guī)律進(jìn)行編排，使每一組代碼具有一定的含義（比如代表某個(gè)數(shù)或符號(hào)），這一過程稱為編碼。實(shí)現(xiàn)編碼的邏輯電路稱為編碼器。1.二—十進(jìn)制編碼器 二—十進(jìn)制編碼器的邏輯功能是將十進(jìn)制的十個(gè)數(shù)字（0～9）分別編成四位BCD碼。2.二進(jìn)制編碼器 二進(jìn)制編碼器的邏輯功能是將2n個(gè)輸入信號(hào)，編成n位二進(jìn)制代碼輸出。3.優(yōu)先編碼器 上述兩種編碼器，在任一時(shí)刻，只允許在一個(gè)輸入端加入有效電平，當(dāng)兩個(gè)以上輸入端加入有效電平時(shí)，編碼器的輸出狀態(tài)將是混亂的。3.3.2譯碼器 譯碼是編碼的逆過程，它的邏輯功能是將每一組代碼的含義“翻譯”出來，即將每一組代碼譯為一個(gè)特定的輸出信號(hào)表示它原來所代表的信息。能完成譯碼功能的邏輯電路稱為譯碼器。1.二進(jìn)制譯碼器 二進(jìn)制譯碼器的原理圖如圖3-3-6所示。圖3-3-6二進(jìn)制譯碼器原理框圖2.二—十進(jìn)制譯碼器 二—十進(jìn)制譯碼器的邏輯功能是將四位BCD碼的十組代碼翻譯成十組高、低電平輸出信號(hào)，代表十進(jìn)制數(shù)碼。3.顯示譯碼驅(qū)動(dòng)器 在數(shù)字系統(tǒng)中，常常需要將某些數(shù)字或運(yùn)算的結(jié)果顯示出來。數(shù)字顯示電路通常由譯碼器、驅(qū)動(dòng)器和顯示器三部分組成。3.3.3數(shù)據(jù)分配器和數(shù)據(jù)選擇器1.數(shù)據(jù)分配器 在數(shù)據(jù)傳輸過程中，完成將一路輸入數(shù)據(jù)分配到多路輸出端的電路稱為數(shù)據(jù)分配器。它是一種單路輸入，多路輸出的邏輯器件，從哪一路輸出由當(dāng)時(shí)的地址控制端決定。2.數(shù)據(jù)選擇器 在數(shù)據(jù)傳輸過程中，經(jīng)常遇到需要把其中的某一路信號(hào)挑選出來。能完成這一功能的邏輯部件，稱為數(shù)據(jù)選擇器（或多路開關(guān)）。它是一種多路輸入，單路輸出的邏輯器件，從哪一路輸入由當(dāng)時(shí)的地址控制端決定。（1）雙四選一數(shù)據(jù)選擇器 圖3-3-15示出了雙四選一數(shù)據(jù)選擇器74LS153的邏輯電路圖和邏輯符號(hào)圖，其中包含兩個(gè)完全相同的四選一數(shù)據(jù)選擇器。74LS153的邏輯電路圖及邏輯符號(hào)圖（2）八選一數(shù)據(jù)選擇器 八選一數(shù)據(jù)選擇器74LS151的邏輯電路圖和邏輯符號(hào)圖如圖3-3-17所示。圖3-3-1774LS151的邏輯電路圖及邏輯符號(hào)圖3.3.4數(shù)值比較 器 在數(shù)字和計(jì)算機(jī)系統(tǒng)中，經(jīng)常需要比較兩個(gè)數(shù)的大小。能執(zhí)行兩數(shù)比較功能的數(shù)字邏輯電路，稱為數(shù)值比較器。用來比較的兩個(gè)數(shù)可以是二進(jìn)制數(shù)，也可以是其他進(jìn)制數(shù)。下面以二進(jìn)制數(shù)為例，討論數(shù)值比較器的構(gòu)成和工作原理。1.一位數(shù)值比較器 A和B均為1位二進(jìn)制數(shù)，進(jìn)行數(shù)值比較，比較結(jié)果只能有3種情況： ①A>B，應(yīng)使比較器的輸出Y(A>B)=1; ②A=B，應(yīng)使比較器的輸出Y(A=B)=1; ③A<B，應(yīng)使比較器的輸出Y(A<B)=1。2.多位數(shù)值比較器3.3.5算術(shù)運(yùn)算電路 算術(shù)運(yùn)算電路是數(shù)字計(jì)算機(jī)系統(tǒng)中不可缺少的組成單元，應(yīng)用十分廣泛。在數(shù)字計(jì)算機(jī)中，加、減、乘、除運(yùn)算都可以通過加法運(yùn)算實(shí)現(xiàn)，因此加法器是最基本的算術(shù)運(yùn)算單元。1.一位加法器（1）半加器 半加，是指只考慮本位兩個(gè)一