IC設(shè)計(jì)面試筆試題目集合分類

1□□答案：FPGA是可編程ASIC。□□ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢□□模擬電路？（輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)）（？（），壓，要求繪制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器？（還是N管，為什么仕蘭微電子）？（2），無(wú)損耗。給出電源電壓波形圖，要求繪制終端波形做到，調(diào)運(yùn)放，布版圖注意的地方等等,一般會(huì)針對(duì)簡(jiǎn)歷上你所寫做過(guò)的東西具體問(wèn)，肯定會(huì)問(wèn)得很細(xì)（所以別把什么都寫上，精通之類的詞也別用太多了這個(gè)東西各個(gè)人就不一樣了，不好說(shuō)什？（？（同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。？（線與邏輯是兩個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。？（Setup/holdtime是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)鐘信的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)?yè)?jù)穩(wěn)定不變的時(shí)間。如果holdtime不夠，時(shí)鐘邊沿前，數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。如果不滿足建立和metastability的情況。如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過(guò)建立和保持時(shí)間，那么超過(guò)量時(shí)間裕量。？（在組合邏輯中，由于門的輸入信號(hào)通路中經(jīng)過(guò)了不同的延時(shí)，導(dǎo)致到達(dá)該門方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。的。CMOS輸出接到TTL是可以直接互連。TTL亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。3一五、給了reg的setup,hold時(shí)間，求中間一八、說(shuō)說(shuō)靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。（威盛VIA2003.11），），operationregionofPMOSandNMOSforeachsegmentofthetransfercurve?（威盛筆試題circuitdesign-beijing-03.11.09）25、TodesignaCMOSinvertorwithbalanceriseandfalltime,？（28、pleasedrawthetransistorlevelschematic簡(jiǎn)）。（Infineon筆試）），么？1）INV2）AND3）OR4）NAND5）NOR6）XOR答案：NA4？（？（？（數(shù)。（1）畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語(yǔ)法要符合fpga設(shè)計(jì)的要求。（未知）：（畫出fsm（有限狀態(tài)機(jī)2）用verilog編程，語(yǔ)法要符合fpg-14b)，問(wèn)你有什么辦法提高refreshti度，增大電容存儲(chǔ)容量Infineon筆試）IRQ:InterruptReBIOS:BasicInputOu5VHDL:VHICHardwareDescriptionLangu壓控振蕩器的英文縮寫(VCO)。動(dòng)態(tài)隨機(jī)存儲(chǔ)器的英文縮寫(DRAM)。IRQ,BIOS,USB,VHDL,VLSI（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU(在一片芯片上，形成芯片級(jí)的計(jì)算機(jī)，為不同的應(yīng)用場(chǎng)合做不同組合控制。MCU的分類MCU按其存儲(chǔ)投入廠商之多,應(yīng)用范圍之廣,真可謂之空但不可諱言的,本土廠商的價(jià)格戰(zhàn)是對(duì)外商造成威脅的關(guān)鍵因素。由于制程的市場(chǎng)主流；目前4位MCU大部份應(yīng)用在計(jì)算器、車用儀表、車用防盜裝置、呼叫器、無(wú)線電話、CD播放器變頻式冷氣機(jī)、呼叫器、傳真機(jī)、來(lái)電辨識(shí)器（CallerID）、電話錄音機(jī)、CRT顯示器、鍵盤及USB等；16話、激光打印機(jī)與彩色傳真機(jī)；64位MCU大部份應(yīng)用在高階工作站、多媒體互動(dòng)系統(tǒng)、高級(jí)電視游樂(lè)器（如），列，MotorolaM88000等均屬于RISC微處理器。RISC主要特點(diǎn)：RISC微處理器不僅精簡(jiǎn)了指令系統(tǒng)，采用超標(biāo)量和朝流水線結(jié)構(gòu)；RISC處理器。而SGI公司推出的MIPS處理器則采用超流水線結(jié)構(gòu)，這些RISC處作用。RISC處理器是當(dāng)今UNIX性能特點(diǎn)一：由于指令集簡(jiǎn)化后，流水線以及常器之間進(jìn)行，提高了處理速度；性能特點(diǎn)三：采用緩存—主機(jī)—外存三級(jí)存儲(chǔ)結(jié)構(gòu)，使取數(shù)與存數(shù)指令分開(kāi)執(zhí)行，使處理器可可能多的工作，且不因從存儲(chǔ)器存取信息而放慢處理速度。應(yīng)用特點(diǎn)；由于RISC處理器指令簡(jiǎn)單、采用硬布線控制邏輯、處理能力強(qiáng)、理器發(fā)展過(guò)程中。曾產(chǎn)生了超長(zhǎng)指令字（VLIW）微處理器，它使用非常長(zhǎng)的指令組合，把許多條指令連在一起，以能并行執(zhí)行。處理器的基本模型是標(biāo)量代碼的執(zhí)行模型，使每個(gè)機(jī)器周期內(nèi)有多個(gè)操作。有些RISC處理器中也采用CISC(CISC(復(fù)雜指令集計(jì)算機(jī)）和RISC（精期的CPU全部是CISC架構(gòu)，它的設(shè)計(jì)目的是要用最少的機(jī)器語(yǔ)言指令來(lái)完成所需的計(jì)算任務(wù)。6一個(gè)分支。它有專門的FFT算法需要的特殊指令，流水線指令處理。能以較高的速度進(jìn)行運(yùn)算。我們可以根據(jù)需要選個(gè)遙控器，選用他就沒(méi)優(yōu)勢(shì)了。因?yàn)楹芏嗥渌挠糜谶b控的單片機(jī)比他更適合用來(lái)作遙控器。如果你用89C51來(lái)作語(yǔ)了，它的速度和實(shí)時(shí)處理能力單片機(jī)是望塵莫及的應(yīng)用實(shí)現(xiàn)了簡(jiǎn)單的智能控制功能。隨著信息化的進(jìn)程和計(jì)算機(jī)科學(xué)與技術(shù)、信號(hào)處理理論與方法等的迅速發(fā)展，需要處理的數(shù)據(jù)量越來(lái)越大，對(duì)實(shí)時(shí)性和精度的要求越來(lái)越高，在某些領(lǐng)域，低檔單片機(jī)已不再能滿足要求。近年來(lái)，各種集成化的單片DS越來(lái)越多的單片機(jī)用戶開(kāi)始考慮選用DSP器件來(lái)提高產(chǎn)品性能，DSP器件取代高檔單片面對(duì)單片機(jī)和DSP器件進(jìn)行比較，在此基礎(chǔ)上，以TI的MS320C2XX系機(jī)具有如下特點(diǎn)：具有位處理能力，強(qiáng)調(diào)控制和事務(wù)處理功能。價(jià)格低廉。如低檔單片機(jī)價(jià)格只有人民幣幾元錢。開(kāi)發(fā)環(huán)境完備，開(kāi)發(fā)工具齊全，應(yīng)用資料眾多。后備人才充足。國(guó)內(nèi)大多數(shù)高校都開(kāi)設(shè)了單片機(jī)課程和單片機(jī)實(shí)驗(yàn)。緩沖器。提供高速、同步串口和標(biāo)準(zhǔn)異步串口。有的片內(nèi)集成了A構(gòu)，具有獨(dú)立的程序和數(shù)據(jù)空間，允許同時(shí)存取程序和數(shù)據(jù)。內(nèi)置高速的硬件乘法器，增強(qiáng)的多級(jí)流水線，使DS運(yùn)算能力。DSP器件比16位單片機(jī)單指令執(zhí)行時(shí)間快8～10倍，完成一次乘加運(yùn)算快16～器件是美國(guó)德州儀器(TI)公司生產(chǎn)的TMS320系列。DSP開(kāi)發(fā)系統(tǒng)的國(guó)產(chǎn)化工作已經(jīng)完成，國(guó)產(chǎn)開(kāi)發(fā)系統(tǒng)的價(jià)格至少比進(jìn)口價(jià)格低一半，室，TI公司和北京聞亭公司都已制訂了高校支持計(jì)劃，將帶動(dòng)國(guó)內(nèi)DSP器件的應(yīng)用和推廣(哈爾濱工程大學(xué)就是力非常強(qiáng)大)3.DSP器件大規(guī)模推廣指日可待？通過(guò)上述比較，我們可得出結(jié)提供了可能性。DSP取代單片機(jī)的技術(shù)和價(jià)格的市場(chǎng)條件已經(jīng)成熟？大規(guī)模推廣指日可待？（現(xiàn)在吹牛的人真是一點(diǎn)草稿都不要而設(shè)計(jì)、制造的集成電路。目前用CPLD（復(fù)雜可編程邏輯器件）和F的特點(diǎn)是面向特定用戶的需求，品種多、批量少，要求設(shè)計(jì)和生產(chǎn)周期短，它作為集成電路技術(shù)與特定用戶的整機(jī)或系統(tǒng)技術(shù)的產(chǎn)物，與通用集成電路相比具有體積更小、重量更輕、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)。也可在線對(duì)其編程，實(shí)現(xiàn)系統(tǒng)在線重構(gòu)，這一特性可以構(gòu)建一個(gè)根據(jù)計(jì)算一道工序，是器件到系統(tǒng)的橋梁。所以FPGA是封裝結(jié)構(gòu)??！答案：FPGA是可編程ASIC。7貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(ApplicationS本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢片可采用裸片Bonding技術(shù)或表面貼技術(shù)，先焊在印刷板上，然后通過(guò)單片機(jī)上引出的編程線、串行數(shù)據(jù)、時(shí)鐘決了批量寫OTP芯片時(shí)容易出現(xiàn)的芯片與寫入器接觸不好的問(wèn)題。使OTP的裸片得以廣泛使用，降低了產(chǎn)品的成本。編程線與I/O線共用，不增加單片機(jī)的額外引腳。而一些生產(chǎn)廠商推出的單片機(jī)不再有掩膜型，全部為有ISP功？（件上很少見(jiàn)到的。而asic是通過(guò)掩膜的高的，它是不可被修改的。至于流程，應(yīng)該是前端、綜合、仿真、后端、檢查裝。我是做路由器asic設(shè)計(jì)的可能你上網(wǎng)用的網(wǎng)卡還有路由器就是我們公司的，呵呵，流程基本如此！通常可將FPGA/CPLD設(shè)計(jì)流程歸納為以下7個(gè)步驟，這與ASIC語(yǔ)言的輸入方法在大規(guī)模設(shè)計(jì)中得到了廣泛應(yīng)用。2.前仿真（功能仿真）。設(shè)計(jì)的電路必須在布局布線前驗(yàn)證電路功能是否有效。（ASCI設(shè)計(jì)中，這一步驟稱為第一次Sig計(jì)中，有時(shí)跳過(guò)這一步。3.設(shè)計(jì)編譯。設(shè)計(jì)輸入之后就有一個(gè)從高層次系統(tǒng)行為設(shè)計(jì)向門級(jí)邏輯電路設(shè)轉(zhuǎn)化翻譯過(guò)程，即把設(shè)計(jì)輸入的某種或某幾表)轉(zhuǎn)化為軟件可識(shí)別的某種數(shù)據(jù)格式(網(wǎng)表)。新的網(wǎng)表，這是減小電路規(guī)模的一條必由之路。5.布局布線。在PLD設(shè)計(jì)中，3-5步可以用PLD廠家提供的開(kāi)發(fā)軟件（如Maxplus26.后仿真（時(shí)序仿真）需要利用在布局布線中獲得的精確參數(shù)再次驗(yàn)證電路的時(shí)序。（ASCI設(shè)計(jì)中，這一步驟稱為第二次Sign—off）。7、IC設(shè)計(jì)前端到后端的流程和eda工具。儲(chǔ)卡、加密卡和智能卡三類，存儲(chǔ)卡是可以直接對(duì)其進(jìn)行讀、寫操作的存儲(chǔ)器，加密卡是在存儲(chǔ)卡的基礎(chǔ)上增加了讀、寫加密加密卡進(jìn)行操作時(shí)，必須首先核對(duì)卡中的密碼，設(shè)計(jì)的流程分為:邏輯設(shè)計(jì)--子功能分解--詳細(xì)時(shí)序框圖--分塊邏輯仿真--電路設(shè)計(jì)(RTL級(jí)描述)--功能仿真--綜合(加時(shí)序約束和設(shè)計(jì)電路網(wǎng)表--網(wǎng)表仿真)-預(yù)布局布線(SDF文件)--網(wǎng)表仿真(帶延時(shí)文件)--靜態(tài)時(shí)序分析--布局布線--參數(shù)提取--SDF文件--后仿真--行重新修改，再仿真，再綜合，再驗(yàn)證，一般都要反復(fù)好幾次才能最后送去foundry82.）電路仿真（circuitsimulat數(shù)字電路仿真工具：Verolog：CADENCEV模擬電路仿真工具：邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對(duì)應(yīng)一定工藝手段的門級(jí)電路；將初級(jí)仿真中所沒(méi)有考慮的門生成的門級(jí)網(wǎng)表中,返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。？（一三、是否接觸過(guò)自動(dòng)布局布線？請(qǐng)說(shuō)出一兩種工具軟件。自動(dòng)布局布線需素仕蘭微面試題目）ProtelProtel99是基于Win95/WinNT/Win98/Win2000設(shè)計(jì)環(huán)境，包括了原理圖設(shè)計(jì)和PCB布線工具，集成的設(shè)計(jì)文檔管理，支持通過(guò)網(wǎng)絡(luò)進(jìn)行工作組協(xié)同設(shè)計(jì)功能。及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路。它在電路中用字母“I符號(hào)“N”等）表示。（一）按功能結(jié)構(gòu)分類集成電路按其功能、結(jié)構(gòu)的不同，可以分為模擬集成電路和數(shù)字集成電路兩大類。模擬集成電路用來(lái)產(chǎn)生、放大和處理各種模擬信號(hào)（指幅度隨時(shí)間邊疆變化的信號(hào)。例如半導(dǎo)體收音機(jī)的音頻信號(hào)、錄放機(jī)的視頻信號(hào)）。集成電路按制作工藝可分為半導(dǎo)體集成電路和薄膜集成電路。膜集成電路又分類厚膜集成電路和薄膜集成電路。集成電路按集成度高低的不同可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和超大規(guī)模集成電路。（四）按導(dǎo)電集成電路按導(dǎo)電類型可分為雙極型集成電路和單極型集成電路。集成電路按用途可分為電視機(jī)用集成電路。音響用集成電路、影碟機(jī)用集成電路、錄像機(jī)用集成電路、電腦（微機(jī)）用集成電琴用集成電路、通信用集成電路、照相機(jī)用集成電路、遙控集成電路、語(yǔ)言集成電路、報(bào)警器用集成電路及各種專用集成電路。電視機(jī)用集成電路包括行、場(chǎng)掃描集成電路、中放集成電路、伴音集成電路、彩色解碼集成電路、AV電路、遙控集成電路、麗音解碼集成電路、畫中畫處理集成電路、微處理器（CPU）集成電路、存儲(chǔ)器集成電路音響用集成電路包括AM/FM高中頻電路、立體聲解碼電路、音頻前置放大電路、音頻運(yùn)算放大集成電路、音頻繞聲處理集成電路、電平驅(qū)動(dòng)集成電路、電子音量控制集成電路、延時(shí)混響集成電路、電子開(kāi)關(guān)集成電路等。9號(hào)處理集成電路、數(shù)字信號(hào)處理集成電路、伺服集成電路、電動(dòng)機(jī)驅(qū)動(dòng)集成電路等。錄像機(jī)用集成電路有系統(tǒng)控制集成電路、伺服集成電路、驅(qū)動(dòng)集成電路、音頻處理集成電路、視頻處理集成電路。一五、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.一？（目）制造工藝：我們經(jīng)常說(shuō)的0.一八微米、0.一三微米制程，就是指制造工前0.一八微米的cpu最高的頻率比較低，用0.一三微米制根據(jù)摻入的雜質(zhì)不同，雜質(zhì)半導(dǎo)體可以分為N型和P型兩大類。N型半導(dǎo)體中摻入的雜質(zhì)為磷等五價(jià)元素，磷原子在取構(gòu)中的原子并構(gòu)成共價(jià)鍵時(shí)，多余的第五個(gè)價(jià)電子很容易擺脫磷原子核的束縛而成為自由電子，于構(gòu)成共價(jià)鍵時(shí)，將因缺少一個(gè)價(jià)電子而形成一個(gè)空穴，于是半導(dǎo)體中的空穴數(shù)目大量增加，空穴成為多數(shù)載流子，而自由電子數(shù)載流子。Latch-up閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)或可控硅整流器(SCR,SiliconControlle件在電源與地之間形成短路，造成大電流、EOS（電過(guò)載）和器件損壞。（仕蘭微面試題器件的工作速度得以提高，載流子漂移速度，通常用分段來(lái)描述，認(rèn)為電場(chǎng)小于某一臨界電場(chǎng)時(shí)，漂移速度與近似與電場(chǎng)強(qiáng)成移率是常數(shù)，當(dāng)電場(chǎng)高于臨界時(shí)，速度飽和是常數(shù)。所以在短溝道中，速度是飽和的，漏極電流方程也發(fā)生了變化，，這種由和電流不是由于溝道夾斷引起的而是由于速度飽和別名（科廣？（26、Pleaseexplainhotheresistanceofametal,polyanddiffusionintranditionalCMOSprocess.（威盛筆試題circuitdesign-beijing-03.1（？），31、太底層的MOS管物理特性感覺(jué)一般IC設(shè)計(jì)的話需要熟悉的軟件:Cad流向。簡(jiǎn)述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（仕蘭微面有，則寫出每片2716的重疊地址范圍？（；（），□□下面程序用計(jì)數(shù)法來(lái)實(shí)現(xiàn)這一功能，請(qǐng)將空余部分添完整?！酢?-------□□--------□□JNZSKP1□□--------□□ACALLDELAY：此延□□--------□□--------□□AJMPLOOP1？（芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北的類型和主頻、內(nèi)存的類型和最大容量、DMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI（高級(jí)能源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋（HostBridge）。接接入主芯片，能夠提供比PCI總線寬一倍的帶寬，達(dá)到了（未知）一三、cache的主要部分什么的。（威盛VIA2003.11一五、串行通信與同步通信異同,特點(diǎn),比較。（信號(hào)與系統(tǒng)？（，（；（_________________________________________________________________________；（）；（；（要優(yōu)化Intel）一三、請(qǐng)簡(jiǎn)要描述HUFFMAN編碼的基本原理及其基本的實(shí)現(xiàn)）（□□#include□□voidtestf(int*p)□□{□□*p+=1;□□}□□main()□□{□□int*n,m[2];□□n=m;□□m[0]=1;□□m[1]=8;□□testf(n);□□printf("Datavalueis%d",*n);□□}□□------------------------------□□B)□□#include□□voidtestf(int**p)□□{□□*p+=1;□□}□□main()□□{int*n,m[2];□□n=m;□□m[0]=1;□□m[1]=8;□□testf(&n);□□printf(Datavalueis%d",*n);□□}□□Datavalueis8？（！；（；（？（？（35、Whatisthestateofap？（3、說(shuō)出你的理想。說(shuō)出你想達(dá)到的目標(biāo)。題目是路功能模塊設(shè)計(jì)（包括模擬電路和數(shù)字電路）、集成電路后端設(shè)計(jì)（主要是指綜合及自動(dòng)布局布線技術(shù)）、集成電路設(shè)計(jì)與工藝接口的研究。你希望從事哪方面的研究？（可以選擇多個(gè)方向。另外，已經(jīng)從事過(guò)相關(guān)研發(fā)的人員可以詳細(xì)描述你的研發(fā)經(jīng)歷）。（仕蘭微面試題目）？（1.一般情況下，面試官主要根據(jù)你的簡(jiǎn)歷提問(wèn)，搞明白；2.個(gè)別招聘針對(duì)性特別強(qiáng)，就招目前他們確的方向的人，這種情況下，就要投其所好，盡量介紹其所關(guān)心的東西。3.其實(shí)技術(shù)面試并不難，但是由于很多東西都忘掉了，才覺(jué)得有些難。所以最好在面試前把該看的書看看。4.雖然說(shuō)技術(shù)面試是實(shí)力的較量與體現(xiàn)，但是不可否認(rèn)，由于不用面試官/公司所專領(lǐng)域及愛(ài)好不同，也有面試也有很大的偶然冷靜對(duì)待。不能因?yàn)楸痪?，就否認(rèn)自己或責(zé)罵公司。5.面試時(shí)要takeiteasy，對(duì)越是自己鐘情的公司越要這樣。？（入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶）（？（），譜，判斷這兩種電路何為高通濾波器，何為低通濾波器。當(dāng)RC<<T時(shí)，給出？（？（？（針對(duì)簡(jiǎn)歷上你所寫做過(guò)的東西具體問(wèn)，肯定會(huì)問(wèn)得很細(xì)（所以別把什么都寫上，精通之類的詞也別用太多了），這個(gè)東西各個(gè)人就？（？（同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。？（時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。？（Setup/holdtime是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以穩(wěn)定不變的時(shí)間。如果holdtime不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時(shí)間(SetupTime)和保持時(shí)間（Holdtime）。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。如果不滿足建立和保持時(shí)間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會(huì)出現(xiàn)meta情況。如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過(guò)建立和保持時(shí)間，那么超過(guò)量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。？（在組合邏輯中，由于門的輸入信號(hào)通路中經(jīng)過(guò)了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競(jìng)爭(zhēng)。產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。CMOS輸出接到TTL是可以直接互連。TTL接到亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)穩(wěn)態(tài)時(shí)，既無(wú)法預(yù)測(cè)該單元的輸出電平，也無(wú)法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。一五、給了reg的setup,hold時(shí)間，求中間遲為T2max,最小為T2min。問(wèn)定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式。（威盛VIA2003.11一八、說(shuō)說(shuō)靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。（威盛VIA2003.11使得輸出依賴于關(guān)鍵路徑。（未知）），），wellprocess.Plotitstransfercurve(Vout-Vin)AndalsoexplaintoperationregionofPMOSandNMOSforeachsegmentofthetransfercurve?（威盛筆試題circuitdesign-beijingtherationofchannelwidthofPMOSandNMOSandexplain?？（explainwhichinputhasfasterresponseforoutputrisingedge.(less簡(jiǎn)）。（Infineon筆試）），么？1）INV2）AND3）OR4）NAND5）NOR6）XOR答案：NA），（南山之橋）？（？（？（alwaysx(posedgeclkorposedgereset)？（moduledivide2(clk,clk_oalwaysx(posedgeclkorposedgereset)if(reset) alwaysx(posedgeclkorposedgereset)數(shù)。