《數(shù)字電子技術基礎》課程教學大綱

《數(shù)字電子技術基礎》課程教學大綱課程名稱：數(shù)字電子技術基礎課程編號：F098091581英文名稱：Fundamentalsofdigitalelectronictechnology學時：64學時 學分：4學分開課學期：第3學期適用專業(yè)：光電信息科學與工程專業(yè)課程類別：理論課課程性質(zhì)：專業(yè)核心課先修課程：大學計算機（1）、大學計算機（2）、大學物理（1）、大學物理（2）、電路分析基礎一、課程的性質(zhì)及任務《數(shù)字電子技術基礎》課程是光電信息科學與工程專業(yè)學生的專業(yè)核心課，通過本課程的學習，使學生能夠了解數(shù)字電路在光電信息相關的專業(yè)儀器結(jié)構(gòu)中的地位與作用；了解光電信息相關的專業(yè)儀器中常用的數(shù)字電路組成；能夠理解光電信息相關的專業(yè)儀器中基本電路的工作原理和一般設計規(guī)則；能夠根據(jù)需求設計相關電路、計算關鍵參數(shù)；能夠應用相關儀器對電路進行調(diào)試與分析；具備將數(shù)字電路的基本理論、方法綜合應用于分析、解決各種信息獲取、處理、傳輸與應用過程中與電路相關的典型工程問題的能力。依據(jù)河北工程大學光電信息科學與工程專業(yè)培養(yǎng)計劃，本課程需要培養(yǎng)學生的能力是：1.掌握必要的數(shù)學、自然科學等基礎知識，具備對光電信息科學與工程領域相關工程問題的建模和求解的能力（畢業(yè)要求指標1-①）2.掌握光電信息科學與工程專業(yè)所需的計算機基礎、軟件開發(fā)及應用等必要的知識，具備從事信息系統(tǒng)技術工作的能力（畢業(yè)要求指標1-③）3.具備根據(jù)用戶需求確定設計目標，利用專業(yè)知識設計/開發(fā)滿足特定指標要求的光電系統(tǒng)功能模塊的能力（畢業(yè)要求指標2-⑤）4.掌握計算機、網(wǎng)絡技術、通信技術、信息檢索等與光電信息科學與工程相關的信息技術工具和有效資源，具備綜合運用上述工具及資源進行系統(tǒng)研究、設計與開發(fā)的能力（畢業(yè)要求指標2-?）5.了解國情，理解社會主義核心價值觀，維護國家利益，具有推動民族復興和社會進步的責任感（畢業(yè)要求指標3-②）二、課程目標與要求2.1課程目標1.能理解數(shù)字電路的發(fā)展歷程及國情，理解社會主義核心價值觀，培養(yǎng)推動民族復興和社會進步的責任感。2.能解釋數(shù)字電路的類型及信號形式，理解數(shù)字電路基本概念、基本理論和基本知識。3.能理解算術運算和邏輯運算，能對光電信息科學與工程領域相關工程問題進行建模和求解。4.能理解硬件描述語言基礎知識，并用專業(yè)術語描述關鍵電路元件和各類數(shù)字電路，進而描述光電信息科學與工程領域相關的復雜工程問題。5.能解釋各類組合邏輯電路和時序邏輯電路的器件構(gòu)造、基本參數(shù)和工作原理，能夠分析和設計簡單的數(shù)字電路。6.能理解數(shù)字系統(tǒng)中半導體存儲器的基本結(jié)構(gòu)和工作原理，利用專業(yè)知識描述相關的復雜工程問題。2.2課程目標與畢業(yè)要求對應關系課程目標畢業(yè)要求123456●●1-①掌握必要的數(shù)學、自然科學等基礎知識，具備對光電信息科學與工程領域相關工程問題的建模和求解的能力●1-③掌握光電信息科學與工程專業(yè)所需的計算機基礎、軟件開發(fā)及應用等必要的知識，具備從事信息系統(tǒng)技術工作的能力●2-⑤具備根據(jù)用戶需求確定設計目標，利用專業(yè)知識設計/開發(fā)滿足特定指標要求的光電系統(tǒng)功能模塊的能力●2-?掌握計算機、網(wǎng)絡技術、通信技術、信息檢索等與光電信息科學與工程相關的信息技術工具和有效資源，具備綜合運用上述工具及資源進行系統(tǒng)研究、設計與開發(fā)的能力●3-②了解國情，理解社會主義核心價值觀，維護國家利益，具有推動民族復興和社會進步的責任感模擬電子技術基礎課程教學大綱數(shù)理科學與工程學院本科課程教學大綱.3課程目標與培養(yǎng)環(huán)節(jié)對應矩陣序號課程目標理論教學課后作業(yè)1能理解數(shù)字電路的發(fā)展歷程及國情，理解社會主義核心價值觀，培養(yǎng)推動民族復興和社會進步的責任感。MH2能解釋數(shù)字電路的類型及信號形式，理解數(shù)字電路基本概念、基本理論和基本知識。HM3能理解算術運算和邏輯運算，能對光電信息科學與工程領域相關工程問題進行建模和求解。HH4能理解硬件描述語言基礎知識，并用專業(yè)術語描述關鍵電路元件和各類數(shù)字電路，進而描述光電信息科學與工程領域相關的復雜工程問題。HH5能解釋各類組合邏輯電路和時序邏輯電路的器件構(gòu)造、基本參數(shù)和工作原理，能夠分析和設計簡單的數(shù)字電路。HH6能理解數(shù)字系統(tǒng)中半導體存儲器的基本結(jié)構(gòu)和工作原理，利用專業(yè)知識描述相關的復雜工程問題。HL注：H表示該能力的在此環(huán)節(jié)重點培養(yǎng)；M表示該能力在此環(huán)節(jié)有應用要求；L表示該能力在此環(huán)節(jié)有所涉及。2.4目標達成度的評價1.課程目標1主要通過理論教學環(huán)節(jié)、課后作業(yè)進行培養(yǎng)。主要通過課堂測試和課后作業(yè)中的概念性題目進行考核。目標達成綜合以上內(nèi)容進行評價。2.課程目標2主要通過理論教學環(huán)節(jié)進行培養(yǎng)，在課后作業(yè)中有應用要求。主要通過課堂測試、課后作業(yè)和期末考試中概念性、原理性題目進行考核。目標達成綜合以上內(nèi)容進行評價。3.課程目標3、4、5主要通過理論教學環(huán)節(jié)、課后作業(yè)進行培養(yǎng)。主要通過課堂測試、課后作業(yè)和期末考試中的算術運算、邏輯運算、邏輯化簡、電路分析、電路設計類題目進行考核。目標達成綜合以上內(nèi)容進行評價。4.課程目標6主要通過理論教學環(huán)節(jié)進行培養(yǎng)，在課后作業(yè)中有所涉及。主要通過課后作業(yè)和期末考試中概念性、原理性題目進行考核。目標達成綜合以上內(nèi)容進行評價。三、教學方法及手段1.理論教學以課堂講授為主，面向基礎知識的準確、扎實掌握，突出對原理的分析、對方法的總結(jié)以及理論體系的完整建立；2.理論教學強調(diào)將各種數(shù)字電路與工程實現(xiàn)的實際情況緊密聯(lián)系，面向知識的實際應用；3.理論教學注重本課程與大學計算機（1）、大學計算機（2）、大學物理（1）、大學物理（2）、電路分析基礎等先修課程的聯(lián)系，以常見數(shù)字集成電路FPGA和CPLD典型需求作為本課程知識的應用背景，結(jié)合計算機基礎和軟件開發(fā)的相關理論解釋本課程的有關概念和原理，基于電路原理與機器語言的基礎知識掌握數(shù)字電路的分析與設計。4.課程強調(diào)學生的自主學習，強調(diào)通過自學的方式消化、吸收課程的龐大知識量，并在此基礎上舉一反三。四、課程的基本內(nèi)容與教學要求第1章數(shù)字邏輯概論[教學目的與要求]：了解數(shù)字信號的描述方法、代碼、邏輯函數(shù)及其表示方法，掌握常用數(shù)制及其轉(zhuǎn)換、補碼、反碼、二進制數(shù)的算術運算與邏輯運算。[本章主要內(nèi)容]：1.1數(shù)字信號與數(shù)字電路（支撐課程目標1）1.2數(shù)制（支撐課程目標2）1.3二進制數(shù)的算術運算（支撐課程目標2、3）1.4二進制代碼（支撐課程目標2）1.5二值邏輯變量與基本邏輯運算（支撐課程目標2、3）1.6邏輯函數(shù)及其表示方法（支撐課程目標2）[本章重點]：1.數(shù)字電子技術課程的簡介及數(shù)字電子技術的發(fā)展歷程。2.數(shù)制的基本概念和幾種常用的數(shù)制。3.不同數(shù)制之間的轉(zhuǎn)換和二進制算術運算。[本章難點]：1.常用數(shù)制的表示形式。2.反碼、補碼的概念。第2章邏輯代數(shù)與硬件描述語言基礎[教學目的與要求]：掌握邏輯代數(shù)的基本定律、恒等式、基本規(guī)則、邏輯函數(shù)的化簡方法，重點掌握卡諾圖化簡邏輯函數(shù)；掌握VerilogHDL的語法規(guī)則、基本結(jié)構(gòu)，能夠編寫簡單的程序。[本章主要內(nèi)容]：2.1邏輯代數(shù)的基本定律和規(guī)則（支撐課程目標2）2.2邏輯函數(shù)表達式的形式2.3邏輯函數(shù)的代數(shù)化簡法2.4邏輯函數(shù)的卡諾圖化簡法（支撐課程目標3）2.5硬件描述語言VerilogHDL基礎（支撐課程目標1、4）[本章重點]：1.邏輯代數(shù)的基本運算、基本公式、常用公式和基本定理。2.邏輯函數(shù)的標準形式。3.卡諾圖化簡邏輯函數(shù)。4.無關項在邏輯函數(shù)化簡中的應用。5.硬件描述語言的基本結(jié)構(gòu)和數(shù)據(jù)類型。6.硬件描述語言的各種運算符的符號和邏輯功能。7.各種硬件描述語言的語句結(jié)構(gòu)和使用方法。[本章難點]：1.最小項、最大項的概念和性質(zhì)。2.卡諾圖化簡邏輯函數(shù)。3.無關項的概念。4.硬件描述語言的語句結(jié)構(gòu)和使用方法。第3章邏輯門電路[教學目的與要求]：了解半導體器件的開關特性，熟練掌握基本邏輯門（與、或、與非、或非、異或門）、三態(tài)門、OD門（OC門）和傳輸門的邏輯功能，學會門電路邏輯功能分析方法，掌握邏輯門的主要參數(shù)。[本章主要內(nèi)容]：3.1邏輯門電路簡介（支撐課程目標1）3.2半導體二極管門電路3.3基本CMOS邏輯門電路3.4CMOS邏輯門的其他輸出結(jié)構(gòu)及參數(shù)3.5TTL邏輯門電路[本章重點]：1.正負邏輯。2.門電路代替開關電路的原理。3.MOS管的輸入輸出特性及各種CMOS門電路的工作原理。[本章難點]：1.開關電路。2.MOS管的輸入輸出特性。第4章組合邏輯電路[教學目的與要求]：了解組合邏輯電路的概念和特點，重點掌握組合邏輯電路的分析方法和基本設計方法，掌握各種常用的組合邏輯電路模塊的電路結(jié)構(gòu)和邏輯功能分析；理解組合邏輯電路中的競爭-冒險和消除方法，了解組合邏輯的可編程電路實現(xiàn)。[本章主要內(nèi)容]：4.1組合邏輯電路的分析（支撐課程目標3、5）4.2組合邏輯電路的設計（支撐課程目標3、5）4.3組合邏輯電路中的競爭-冒險4.4常用組合邏輯電路模塊（支撐課程目標3、5）4.5組合邏輯的可編程電路實現(xiàn)[本章重點]：1.組合邏輯電路的分析方法。2.組合邏輯電路的基本設計方法。3.常用組合邏輯電路模塊的電路結(jié)構(gòu)和邏輯功能分析。[本章難點]：1.組合邏輯電路的基本設計方法。2.常用組合邏輯電路模塊的電路結(jié)構(gòu)和邏輯功能分析。第5章鎖存器和觸發(fā)器[教學目的與要求]：理解觸發(fā)器概念及其與門電路的差異，了解各種觸發(fā)器的結(jié)構(gòu)特點，掌握各種鎖存器和觸發(fā)器的邏輯功能和工作原理。[本章主要內(nèi)容]：5.1基本雙穩(wěn)態(tài)電路（支撐課程目標2）5.2SR鎖存器（支撐課程目標3）5.3D鎖存器（支撐課程目標3）5.4D觸發(fā)器（支撐課程目標3）5.5觸發(fā)器的邏輯功能（支撐課程目標3）5.6用VerilogHDL描述鎖存器和觸發(fā)器（支撐課程目標4）[本章重點]：1.SR鎖存器的工作原理。2.各種觸發(fā)器的結(jié)構(gòu)特點、工作原理和邏輯功能。3.用VerilogHDL描述鎖存器和觸發(fā)器。[本章難點]：1.各種觸發(fā)器的工作原理。2.用VerilogHDL描述鎖存器和觸發(fā)器。第6章時序邏輯電路[教學目的與要求]：了解時序邏輯電路的概念、分類和特點，重點掌握同步時序邏輯電路的分析方法和基本設計方法，掌握常用時序邏輯電路模塊的電路結(jié)構(gòu)和邏輯功能分析；了解異步時序邏輯電路的分析和時序邏輯的可編程電路實現(xiàn)。[本章主要內(nèi)容]：6.1時序邏輯電路的基本概念6.2同步時序邏輯電路的分析（支撐課程目標3、5）6.3同步時序邏輯電路的設計（支撐課程目標3、5）6.4異步時序邏輯電路的分析（支撐課程目標3、5）6.5常用時序邏輯電路模塊（支撐課程目標3、5）6.6時序邏輯的可編程電路實現(xiàn)[本章重點]：1.時序邏輯電路的概念和特點。2.時序邏輯電路的分析方法。3.同步時序邏輯電路的設計方法。4.常用時序邏輯電路模塊的電路結(jié)構(gòu)和邏輯功能分析。[本章難點]：1.同步時序邏輯電路的基本設計方法。2.常用時序邏輯電路模塊的電路結(jié)構(gòu)和邏輯功能分析。第7章半導體存儲器[教學目的與要求]：掌握半導體存儲器字、位、存儲容量、地址等基本概念，重點掌握RAM、ROM的工作原理及典型應用，了解只讀存儲器基本結(jié)構(gòu)、工作原理和分類，了解隨機存取存儲器SRAM、DRAM基本結(jié)構(gòu)、工作原理和分類。[本章主要內(nèi)容]：7.1只讀存儲器（支撐課程目標1、2、5、6）7.2隨機存取存儲器（支撐課程目標2、6）[本章重點]：1.半導體存儲器的分類。2.ROM的基本結(jié)構(gòu)、二維譯碼和存儲陣列、讀操作時序。3.SRAM存儲單元的結(jié)構(gòu)。[本章難點]：ROM的基本結(jié)構(gòu)、二維譯碼和存儲陣列、讀操作時序。第8章FPGA和CPLD[教學目的與要求]：了解可編程邏輯器件的發(fā)展歷史、分類和開發(fā)過程，掌握FPGA中編程實現(xiàn)邏輯功能的基本原理，了解FPGA和CPLD的結(jié)構(gòu)。[本章主要內(nèi)容]：8.1現(xiàn)場可編程門陣列(FPGA)（支撐課程目標1、2）8.2復雜可編程邏輯器件(CPLD)簡介（支撐課程目標2）8.3可編程邏輯器件開發(fā)過程簡介（支撐課程目標2）[本章重點]：1.FPGA中編程實現(xiàn)邏輯功能的基本原理。2.FPGA和CPLD的結(jié)構(gòu)。[本章難點]：FPGA中編程實現(xiàn)邏輯功能的基本原理。五、課程學時分配教學課次教學內(nèi)容教學環(huán)節(jié)與計劃時數(shù)教學環(huán)節(jié)計劃時數(shù)1數(shù)字信號與數(shù)字電路1.3理論課22數(shù)制理論課23二進制數(shù)的算術運算、二進制代碼理論課2４二值邏輯變量與基本邏輯運算、邏輯函數(shù)及其表示方法理論課25邏輯代數(shù)的基本定律和規(guī)則理論課26邏輯函數(shù)表達式的形式理論課27邏輯函數(shù)的代數(shù)化簡法理論課28邏輯函數(shù)的卡諾圖化簡法理論課29VerilogHDL模塊的基本結(jié)構(gòu)理論課210VerilogHDL數(shù)據(jù)類型理論課211VerilogHDL運算符及表達式理論課212VerilogHDL內(nèi)部的基本門級元件、賦值語句、塊語句理論課213條件語句、循環(huán)語句、結(jié)構(gòu)說明語句理論課214編譯預處理理論課215邏輯門電路簡介、半導體二極管門電路理論課216基本CMOS邏輯門電路理論課217CMOS邏輯門的其他輸出結(jié)構(gòu)及參數(shù)、TTL邏輯門電路理論課218組合邏輯電路的分析、組合邏輯電路的設計、組合邏輯電路中的競爭-冒險理論課219編碼器理論課220譯碼器/數(shù)據(jù)分配器理論課221數(shù)據(jù)選擇器理論課222數(shù)值比較器理論課223算術運算電路、組合邏輯的可編程電路實現(xiàn)理論課224基本雙穩(wěn)態(tài)電路、SR鎖存器、D鎖存器理論課225D觸發(fā)器理論課226觸發(fā)器的邏輯功能、用VerilogHDL描述鎖存器和觸發(fā)器理論課227時序邏輯電路的基本概念、同步時序邏輯電路的分析理論課228同步時序邏輯電路的設計理論課229異步時序邏輯電路的分析理論課230常用時序邏輯電路模塊、時序邏輯的可編程電路實現(xiàn)理論課231只讀存儲器、隨機存取存儲器理論課232現(xiàn)場可編程門陣列(FPGA)、復雜可編程邏輯器件(CPLD)簡介、可編程邏輯器件開發(fā)過程簡介理論課2注：實驗課由實驗教師負責協(xié)調(diào)安排時間，原則上安排在課堂教學結(jié)束后、考試之前一周以上完成。六、課程考核與成績評定6.1考核方式考核環(huán)節(jié)包括課程學習過程考核和期末考試，其中課程過程考核占總成績的20%，分別由課堂表現(xiàn)、課后作業(yè)進行評定；期末考試成績占總成績的80%。各環(huán)節(jié)的比重如下。考核環(huán)節(jié)比重合計過程考核（平時成績）課堂表現(xiàn)10%20%作業(yè)10%期末成績期末測試80%80%總計100%100%6.2考核內(nèi)容及要求本課程為考試課。考核內(nèi)容及分值分配如下。考核方式考核內(nèi)容分值課程目標總分值期末考試80%數(shù)制運算15～20目標2、3100分邏輯函數(shù)表達式的定義、形式5～15目標2、3邏輯代數(shù)基本定律、規(guī)則的運用15～20目標2、3門電路的工作原理5～151、4、6鎖存器和觸發(fā)器的電路結(jié)構(gòu)、工作原理、邏輯功能5～154、6邏輯電路分析、設計20～30目標1、3、4、5過程考核20%課堂表現(xiàn)課堂測試、出勤情況10目標1、2、3、4、5、610分課后作業(yè)作業(yè)完成情況10目標1、2、3、4、5、610分6.3成績評定1.課堂表現(xiàn)課堂表現(xiàn)總分10分，由課堂測試與課堂出勤情況評定。其中，課堂測試滿分10分，以客觀題（填空、選擇、判斷）為主，每學期隨堂測試15~20次，每次測試1~2道題目，每答錯一道題目扣0.5分（直到扣滿10分為止）；課堂出勤滿分5分，缺勤一次扣1分，遲到或請假扣0.5分。2.課后作業(yè)課后作業(yè)總分10分，由作業(yè)完成情況評定。每學期布置作業(yè)5次，每次作業(yè)占2分，評分標準如下；評分標準分值標準描述課后作業(yè)2能夠按時認真完成作業(yè)、