數(shù)字電子技術(shù)試卷5

數(shù)字電子技術(shù)試卷5一、填空題（本大題共10小題，每空格1分，共10分）請(qǐng)?jiān)诿啃☆}的空格中填上正確答案。錯(cuò)填、不填均無(wú)分。1．（01111000）8421BCD表示的二進(jìn)制數(shù)為。2．邏輯代數(shù)的三個(gè)重要規(guī)則是代入規(guī)則、對(duì)偶規(guī)則、。3．邏輯函數(shù)的反函數(shù)=。4．多個(gè)OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)功能。5．一個(gè)基本SR鎖存器在正常工作時(shí)，不允許輸入S=R=1的信號(hào)，因此它的約束條件是。6．常見(jiàn)的脈沖產(chǎn)生電路有，常見(jiàn)的脈沖整形電路有單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器。7．一個(gè)16選1的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有個(gè)。8．?dāng)?shù)字電路按照是否有記憶功能通?？煞譃閮深悾骸?．將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，需要經(jīng)過(guò)采樣、保持、、編碼四個(gè)過(guò)程。10．在JK觸發(fā)器、SR觸發(fā)器、D觸發(fā)器和T觸發(fā)器四種觸發(fā)器中，同時(shí)具有保持、置1、置0和翻轉(zhuǎn)功能的觸發(fā)器是。二、選擇題（本大題共10小題，每小題2分，共20分）在每小題列出的四個(gè)備選項(xiàng)中只有一個(gè)是符合題目要求的，請(qǐng)將其代碼填寫在題后的括號(hào)內(nèi)。錯(cuò)選、多選或未選均無(wú)分。11．（10010111）2=（）16【】A．65B．227C．95D．9712．下列等式不成立的是?！尽緼.B.C. D.13．邏輯函數(shù)化簡(jiǎn)結(jié)果是，邏輯函數(shù)的最小項(xiàng)標(biāo)準(zhǔn)形式是?！尽緼.唯一的，唯一的 B.不唯一的，唯一的C.不唯一的，不唯一的 D.唯一的，不唯一的14．為消除邏輯表達(dá)式的險(xiǎn)象，應(yīng)增加的冗余項(xiàng)為（即變成)【】A．ABB．ABCC．BD．A15．8位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量只有最低位為1時(shí)，輸出電壓為0.02V，若輸入數(shù)字量只有最高位為1時(shí)，則輸出電壓為V?！尽緼.0.039B.2.56C.1.27D.都不是16.觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖1所示，由此可判斷實(shí)現(xiàn)此邏輯功能的觸發(fā)器是?！尽繄D1A.JK觸發(fā)器B.T觸發(fā)器C.D觸發(fā)器D.SR觸發(fā)器17.下列屬于時(shí)序邏輯電路的是。【】A.寄存器B.編碼器C.譯碼器D.數(shù)據(jù)選擇器18．PAL是一種的可編程邏輯器件。A.與陣列可編程、或陣列固定的B.與陣列固定、或陣列可編程的【】C.與、或陣列固定的D.與、或陣列都可編程的19.需要用個(gè)觸發(fā)器才能組成一個(gè)十進(jìn)制計(jì)數(shù)器?！尽緼.5 B.4 C.3 D.220．8-3線優(yōu)先編碼器74LS148，當(dāng)其中的輸入線同時(shí)有效時(shí)，的優(yōu)先級(jí)別高，輸出線的值應(yīng)為?！尽緼.111B.100C.000D.010三、分析題（本大題共5小題，每小題8分，共40分）21．化簡(jiǎn)題：（1）的最簡(jiǎn)與或式。（2）L（A,B,C,D）=∑m（4,6,10,13,15）+∑d（0,1,2,5,7,8）最簡(jiǎn)“與-或”式。22．TTL邏輯門電路如圖1所示，試寫出Y1和Y2的輸出函數(shù)表達(dá)式。圖223．在圖3（a）所示的邊沿觸發(fā)器中，輸入CP、D端的波形如圖3（b）所示，試畫出Q0和Q1的輸出波形，設(shè)觸發(fā)器的初始狀態(tài)為Q0=Q1=0。圖324．分析如圖4所示同步時(shí)序邏輯電路的功能，寫出分析過(guò)程。圖425．圖5是555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器及輸入vI的波形，求：（1）輸出信號(hào)vO的脈沖寬度tW；（2）對(duì)應(yīng)vI畫出vC、vO的波形，并標(biāo)明波形幅度。圖5四、設(shè)計(jì)題（本大題共3小題，每小題10分，共30分）26．某學(xué)校有三個(gè)實(shí)驗(yàn)室，每個(gè)實(shí)驗(yàn)室各需2kW電力。這三個(gè)實(shí)驗(yàn)室由兩臺(tái)發(fā)電機(jī)組供電，一臺(tái)是2kW，另一臺(tái)是4kW。三個(gè)實(shí)驗(yàn)室有時(shí)可能不同時(shí)工作，試設(shè)計(jì)一邏輯電路，使資源合理分配。27．試用如圖6所示的一片8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)邏輯。圖628．試用一片74161集成計(jì)數(shù)器和少量門電路，用置數(shù)法設(shè)計(jì)計(jì)數(shù)/分頻電路，其中初始狀態(tài)為0000，當(dāng)控制端M=0時(shí)，計(jì)數(shù)器的模值為4，控制端M=1時(shí)，計(jì)數(shù)器的模值