2024年10月自考02318計算機組成原理試題及答案

絕密★啟用前

2024年10月高等教育自學考試全國統(tǒng)一命題考試

計算機組成原理試題答案及評分參考

（課程代碼02318）

一、單項選擇題：本大題共15小題，每小題1分，共15分。

1．B2．A3．D4．D5．A6．B7．C8．D9．B10．C

11．C12．C13．D14．A15．B

二、填空題：本大題共10空，每空1分，共10分。

16．應用程序員,系統(tǒng)程序員

17．進位記數(shù)制，定/浮點表示

18．陷阱，終止

19．直接映射，全相聯(lián)映射

20．中斷控制，DMA控制

三、簡答題：本大題共5小題，每小題7分，共35分。

21．答：馮·諾依曼結構計算機的基本思想主要包括以下幾個方面：

（1）采用“存儲程序”工作方式；（2分）

（2）計算機由運算器、控制器、存儲器、輸入設備和輸出設備五個基本部件組成；（2分）

（3）存儲器不僅能存放數(shù)據(jù)，而且也能存放指令；（2分）

（4）計算機內(nèi)部以二進制形式表示指令和數(shù)據(jù)。（1分）

22．答：對浮點數(shù)尾數(shù)進行規(guī)格化，除了能得到盡量多的有效數(shù)位外，還可以使浮點數(shù)的表

示具有唯一性。（3分）兩種規(guī)格化操作有：“左規(guī)”、“右規(guī)”。（4分）

23．答：轉移指令和調用（轉子）指令的區(qū)別在于執(zhí)行調用（轉子）指令時必須保存下條指

令的地址（即返回地址）；（3分）調用（轉子）指令用于過程調用或函數(shù)調用，當被調用

過程執(zhí)行結束時，根據(jù)返回地址返回到調用過程繼續(xù)執(zhí)行，（2分）而轉移指令則不返回

執(zhí)行，因而無需保存返回地址。（2分）

24．答：I/O接口的基本功能有：

（1）數(shù)據(jù)緩沖；（2分）（2）錯誤或狀態(tài)檢測；（2分）（3）控制或定時；（2分）

（4）數(shù)據(jù)格式轉換。（1分）

25．答：

取指令：根據(jù)PC的值從存儲器取出指令并更新。（2分）

指令譯碼：產(chǎn)生執(zhí)行所需要的控制信號。（2分）

取操作數(shù)：讀取存儲器操作數(shù)或寄存器操作數(shù)。（1分）

執(zhí)行：對操作數(shù)完成指定的操作。（1分）

寫回：將操作結果寫入存儲器或寄存器。（1分）

四、計算題：本大題共3小題，每小題6分，共18分。

26．解：

（1）將C0B00000（用十六進制數(shù)表示）的IEEE754單精度浮點數(shù)展開為32位二進制數(shù)：

計算機組成原理試題答案及評分參考第1頁（共2頁）

(C0B00000)16＝(11000000101100000000000000000000)2（2分）

（2）據(jù)IEEE754單精度浮點數(shù)格式可知：

符號s=1

尾數(shù)小數(shù)部分f=(0.011)2=(0.375)10

階碼e＝(10000001)2=(129)10（2分）

（3）所以，其值為：

se-1271129-127

（-1）1.f2=（-1）1.3752=-5.5（2分）

27.解：根據(jù)總線的總帶寬計算公式：B=W×F/N

則本題所述總線的總帶寬為：

B=10B×50MHz/1=500MB/s（3分）

改進后，總線的總帶寬為：

B=（128/8）B×200MHz/0.5=6400MB/s（3分）

28．解：程序P在機器M1上的時鐘周期數(shù)為CPU執(zhí)行時間×時鐘頻率=30S×1GHz=30G。

（2分）

因此，程序P在機器M2上的時鐘周期數(shù)為:2×30GHz=60G。（2分）

要使程序P在M2上的運行時間縮短為6S，則M2的時鐘頻率至少應為:

程序所含時鐘周期÷CPU執(zhí)行時間=60G÷6S=10GHz。（2分）

五、分析設計題：本大題共2小題，第33小題10分，第34小題12分，共22分。

29．答：

（1）需要4個或5個節(jié)拍（2分）

（2）控制信號功能

R2out,MARinMAR←(R2)（2分）

MemRMDR←M(MAR)（2分）

MDRout,YinY←(MDR)（2分）

R1out,ORZ←YOR(R1)（1分）

Zout,R1inR1←(Z)（1分）

其中，第2行和第3行可以在一拍中完成或者各占用一個節(jié)拍。

30．答：

（1）主存空間4GB=232字節(jié)，故主存地址有32位，Cache有64KB/4KB=16行，故行號需4

位表示。

主存地址劃分為標記、cache行號（或cache索引）和塊內(nèi)地址三個部分（3分），各部分地

址如下：

塊內(nèi)地址12位：A11～A0（1分）

Cache行號4位：A15～A12（1分）

標記32-12-4=16位：A31～A16（1分）

（2）cache總容量=64KB+（16+1）×16=64KB+272B=65808B或526464bit或64.2