計(jì)算機(jī)組成原理試題

西北工業(yè)大學(xué)計(jì)算機(jī)組成原理考試題一、（21分）完成下列運(yùn)算1．（14分）已知X=--65，Y=66，求：（1）X的二進(jìn)制（X2）、八進(jìn)制（X8）、十六進(jìn)制（X16）、[X]原、[X]反、[X]補(bǔ)、[X]移、[X]BCD（2）用8bit補(bǔ)碼計(jì)算求X+Y=?，X-Y=?，并判斷結(jié)果是否正確。（要求寫出運(yùn)算過程）2．（7分）用IEEE754單精度格式表示下列數(shù)：--6、1/16二、（52分）回答下列問題1．（13分）請(qǐng)說明CPU由哪幾部分構(gòu)成，每一部分的作用是什么？通常情況下與指令執(zhí)行有關(guān)的寄存器有哪些？它們各自的作用是什么？2．（10分）請(qǐng)說明隨機(jī)替換策略、FIFO替換策略、LRU替換策略的方法和優(yōu)缺點(diǎn)。answer:方法：隨機(jī)地選擇被替換得塊優(yōu)點(diǎn)：簡單，易于硬件實(shí)現(xiàn)，并且對(duì)于硬件調(diào)試很有用缺點(diǎn)：沒有考慮塊被使用的情況，反映不了程序的局部性方法：最先裝入的塊最先被替換優(yōu)點(diǎn)：簡單，易于實(shí)現(xiàn)缺點(diǎn)：雖然利用了各塊進(jìn)入Cache的順序這一“歷史”信息，但是還是不能正確反映程序的局部性。因?yàn)樽钕冗M(jìn)入的塊，很可能是經(jīng)常用到的塊。方法：最近最少被使用的塊作為被替換的塊優(yōu)點(diǎn)：反映了程序的局部性，因而失效率在三種方法中最低缺點(diǎn)：比較復(fù)雜，硬件實(shí)現(xiàn)比較困難，特別是當(dāng)Cache容量增加時(shí)，實(shí)現(xiàn)代價(jià)越來越高，而且經(jīng)常只能是近似的實(shí)現(xiàn)（選最久沒有被使用過的塊作為被替換的塊）3．（14分）什么是中斷？通常中斷周期完成哪些工作？解釋下列術(shù)語：（1）中斷源（2）中斷系統(tǒng)（3）斷點(diǎn)（4）向量中斷（5）單重中斷4．（15分）為什么要進(jìn)行總線仲裁？集中式總線仲裁有哪幾種仲裁方法？請(qǐng)說明每一種仲裁方法是怎樣進(jìn)行仲裁的，并比較它們的優(yōu)缺點(diǎn)。answer:為了解決多個(gè)主設(shè)備同時(shí)競爭總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方。對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，一般采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。按照總線仲裁電路的位置不同，仲裁方式分為集中式仲裁和分布式仲裁兩類。1.集中式仲裁集中式仲裁中每個(gè)功能模塊有兩條線連到中央仲裁器：一條是送往仲裁器的總線請(qǐng)求信號(hào)線BR，一條是仲裁器送出的總線授權(quán)信號(hào)線BG。(1)鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞降闹饕攸c(diǎn)：總線授權(quán)信號(hào)BG串行地從一個(gè)I/O接口傳送到下一個(gè)I/O接口。假如BG到達(dá)的接口無總線請(qǐng)求，則繼續(xù)往下查詢；假如BG到達(dá)的接口有總線請(qǐng)求，BG信號(hào)便不再往下查詢，該I/O接口獲得了總線控制權(quán)。離中央仲裁器最近的設(shè)備具有最高優(yōu)先級(jí)，通過接口的優(yōu)先級(jí)排隊(duì)電路來實(shí)現(xiàn)。鏈?zhǔn)讲樵兎绞降膬?yōu)點(diǎn):只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁，很容易擴(kuò)充設(shè)備。鏈?zhǔn)讲樵兎绞降娜秉c(diǎn):對(duì)詢問鏈的電路故障很敏感，如果第i個(gè)設(shè)備的接口中有關(guān)鏈的電路有故障，那么第i個(gè)以后的設(shè)備都不能進(jìn)行工作。查詢鏈的優(yōu)先級(jí)是固定的，如果優(yōu)先級(jí)高的設(shè)備出現(xiàn)頻繁的請(qǐng)求時(shí)，優(yōu)先級(jí)較低的設(shè)備可能長期不能使用總線。(2)計(jì)數(shù)器定時(shí)查詢方式總線上的任一設(shè)備要求使用總線時(shí)，通過BR線發(fā)出總線請(qǐng)求。中央仲裁器接到請(qǐng)求信號(hào)以后，在BS線為“0”的情況下讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址相一致時(shí)，該設(shè)備置“1”BS線，獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。每次計(jì)數(shù)可以從“0”開始，也可以從中止點(diǎn)開始。如果從“0”開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤瑑?yōu)先級(jí)的順序是固定的。如果從中止點(diǎn)開始，則每個(gè)設(shè)備使用總線的優(yōu)先級(jí)相等。計(jì)數(shù)器的初值也可用程序來設(shè)置，這可以方便地改變優(yōu)先次序，但這種靈活性是以增加線數(shù)為代價(jià)的。(3)獨(dú)立請(qǐng)求方式每一個(gè)共享總線的設(shè)備均有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)。中央仲裁器中的排隊(duì)電路決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)BGi。獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)：響應(yīng)時(shí)間快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢。其次，對(duì)優(yōu)先次序的控制相當(dāng)靈活，可以預(yù)先固定也可以通過程序來改變優(yōu)先次序；還可以用屏蔽(禁止)某個(gè)請(qǐng)求的辦法，不響應(yīng)來自無效設(shè)備的請(qǐng)求。三、（10）請(qǐng)畫出如下尋址方式的示意圖（1） 立即尋址（2）直接尋址（3）間接尋址（4）寄存器尋址（5）前變址四、（10分）請(qǐng)用4K×4bit的SRAM芯片，組成一個(gè)8K×8bit的存儲(chǔ)器。畫出該存儲(chǔ)器與CPU連接的示意圖。