數(shù)字邏輯與數(shù)字系統(tǒng)知到智慧樹(shù)章節(jié)測(cè)試課后答案2024年秋山東建筑大學(xué)

數(shù)字邏輯與數(shù)字系統(tǒng)知到智慧樹(shù)章節(jié)測(cè)試課后答案2024年秋山東建筑大學(xué)第一章單元測(cè)試

已知某電路的真值表如下表所示，該電路的邏輯表達(dá)式為（）。

A:F=ABCB:F=CC:都不是D:F=AB+C

答案:F=AB+C邏輯函數(shù)的值是（）

A:1B:BC:AD:都不是

答案:B已知“a=1b'1;b=3b'001;"那么{a,b}=（）

A:4b'0011B:3b'101C:3b'001D:4b'1001

答案:4b'1001為了避免總線(xiàn)沖突，可以連接外部設(shè)備和總線(xiàn)，控制外部設(shè)備分時(shí)向總線(xiàn)上傳送數(shù)據(jù)的邏輯門(mén)是（）。

A:與門(mén)B:三態(tài)門(mén)C:異或門(mén)D:與非門(mén)

答案:三態(tài)門(mén)以下關(guān)于組合邏輯電路特點(diǎn)的敘述中，錯(cuò)誤的是（）

A:一個(gè)特定應(yīng)用場(chǎng)景對(duì)應(yīng)的邏輯功能可能有不同的實(shí)現(xiàn)方式B:輸出僅依賴(lài)于當(dāng)前的輸入，與以前的輸入沒(méi)有關(guān)系C:組合邏輯電路圖和邏輯表達(dá)式之間是一一對(duì)應(yīng)的關(guān)系D:組合邏輯電路真值表和邏輯表達(dá)式之間是一一對(duì)應(yīng)的關(guān)系

答案:組合邏輯電路真值表和邏輯表達(dá)式之間是一一對(duì)應(yīng)的關(guān)系(1011111)2=(A)8=（）10。

A:都不是B:145，95C:137，95D:127，94

答案:137，95一個(gè)邏輯函數(shù)如果有n個(gè)變量，則有2n個(gè)最小項(xiàng)。（）

A:錯(cuò)B:對(duì)

答案:對(duì)（）

A:錯(cuò)B:對(duì)

答案:對(duì)

第二章單元測(cè)試

帶有控制端的譯碼器可以作為數(shù)據(jù)分配器。（）

A:錯(cuò)B:對(duì)

答案:對(duì)組合邏輯電路的輸出僅僅取決于當(dāng)前輸入，與電路以前的狀態(tài)無(wú)關(guān)。（）

A:錯(cuò)B:對(duì)

答案:對(duì)組合邏輯電路中，只要輸入發(fā)生變化，輸出就會(huì)立即發(fā)生變化，不存在延遲。（）

A:錯(cuò)B:對(duì)

答案:錯(cuò)在數(shù)字邏輯中，一個(gè)N輸入的或門(mén)（ORgate）需要至少N個(gè)輸入信號(hào)為高電平（邏輯1），其輸出才為高電平。

A:對(duì)B:錯(cuò)

答案:錯(cuò)組合邏輯電路的輸出僅僅依賴(lài)于當(dāng)前輸入的值，而與之前的輸入值無(wú)關(guān)。

A:錯(cuò)B:對(duì)

答案:對(duì)

第三章單元測(cè)試

數(shù)據(jù)選擇器，某瞬間在選擇變量作用下，從多路信號(hào)中選出（）。

A:全部B:2路C:4路D:1路

答案:1路組合邏輯電路的特點(diǎn)是（）。

A:輸出由當(dāng)時(shí)和以前輸入共同決定B:輸出與以前輸入有關(guān)C:輸出與原來(lái)輸出有關(guān)D:輸出只由當(dāng)時(shí)輸入決定

答案:輸出只由當(dāng)時(shí)輸入決定全加器有（）個(gè)輸出端。

A:4B:1C:2D:3

答案:2鎖存器、比較器、數(shù)據(jù)選擇器、加法器都是組合電路邏輯部件。（）

A:錯(cuò)B:對(duì)

答案:錯(cuò)采用串行加法器比采用并行加法器的運(yùn)算速度快。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)

第四章單元測(cè)試

在verilog語(yǔ)言中整型數(shù)據(jù)與（）位寄存器數(shù)據(jù)在實(shí)際意義上是相同的。（）

A:32B:64C:8D:16

答案:32如圖所示為某計(jì)數(shù)器的電路圖，由此可判定該計(jì)數(shù)器為（）。

A:39進(jìn)制計(jì)數(shù)器B:229進(jìn)制計(jì)數(shù)器C:228進(jìn)制計(jì)數(shù)器D:40進(jìn)制計(jì)數(shù)器

答案:40進(jìn)制計(jì)數(shù)器四位移位寄存器，現(xiàn)態(tài)Q0Q1Q2Q3為0110，經(jīng)右移1位后其次態(tài)為（）。

A:0011或1011B:0011C:1100或1101D:1011

答案:0011或1011某基于74LS194的電路如圖所示，在RD端輸入一個(gè)負(fù)脈沖復(fù)位后開(kāi)始工作，若某一時(shí)刻的現(xiàn)態(tài)Q0Q1Q2Q3為1000，則CP端再輸入一個(gè)正脈沖后Q0Q1Q2Q3值為（）。

A:1100B:0001C:0100D:1000

答案:1100用一片74LS161和少量基本邏輯門(mén)設(shè)計(jì)一個(gè)序列信號(hào)發(fā)生器，如果要產(chǎn)生的序列信號(hào)為00010110，則首先需要利用74LS161實(shí)現(xiàn)幾進(jìn)制計(jì)數(shù)器。（）

A:23B:22C:8D:16

答案:8下列邏輯電路中為時(shí)序邏輯電路的是（）

A:數(shù)據(jù)選擇器B:寄存器C:譯碼器D:加法器

答案:寄存器僅具有"保持"和"翻轉(zhuǎn)"功能的觸發(fā)器是T觸發(fā)器。（）

A:錯(cuò)B:對(duì)

答案:對(duì)一個(gè)觸發(fā)器可以存放一位二進(jìn)制數(shù)，它具有記憶功能。（）

A:對(duì)B: