電子技術(shù)基礎(chǔ)實(shí)驗(yàn)指導(dǎo)教程 教案 8.3集成邏輯電路的連接和驅(qū)動(dòng)

教案首頁(yè)專業(yè)：科目：電子技術(shù)基礎(chǔ)實(shí)驗(yàn)指導(dǎo)授課人：授課日期授課班級(jí)計(jì)劃課時(shí)實(shí)用課時(shí)審批簽字22課題8.3集成邏輯電路的連接和驅(qū)動(dòng)教學(xué)目的1．掌握TTL、CMOS集成電路的輸入電路與輸出電路的性質(zhì)。2．掌握集成邏輯電路相互連接時(shí)應(yīng)遵守的規(guī)則和實(shí)際連接方法。主要教學(xué)內(nèi)容測(cè)試TTL電路74LS00及CMOS電路CC4001的輸出特性。74LS00與非門(mén)和CC4001或非門(mén)的引腳排列如圖8-9所示。圖8-974LS00與非門(mén)和CC4001或非門(mén)的引腳排列測(cè)試電路如圖8-10所示，圖中以與非門(mén)74LS00為例畫(huà)出了高、低電平兩種輸出狀態(tài)下輸出特性的測(cè)試方法。通過(guò)改變電位器的阻值，可獲得輸出特性曲線，R為限流電阻。圖8-10與非門(mén)電路的輸出特性測(cè)試電路（1）測(cè)試TTL電路74LS00的輸出特性。在實(shí)驗(yàn)裝置的合適位置選取一個(gè)14P插座，插入74LS00，R的取值為100Ω，高電平輸出時(shí)，RP取47kΩ，低電平輸出時(shí)，RP取10kΩ，高電平測(cè)試時(shí)應(yīng)測(cè)量空載到最小允許高電平（2.7V）之間的一系列點(diǎn)；低電平測(cè)試時(shí)應(yīng)測(cè)量空載到最大允許低電平（0.4V）之間的一系列點(diǎn)。（2）測(cè)試CMOS電路CC4001的輸出特性。測(cè)試時(shí)R取470Ω，RP取4.7kΩ。高電平測(cè)試時(shí)應(yīng)測(cè)量從空載到輸出電平降到4.6V為止的一系列點(diǎn)；低電平測(cè)試時(shí)應(yīng)測(cè)量從空載到輸出電平升到0.4V為止的一系列點(diǎn)。1．TTL電路驅(qū)動(dòng)CMOS電路用74LS00的一個(gè)門(mén)來(lái)驅(qū)動(dòng)CC4001的4個(gè)門(mén)，實(shí)驗(yàn)電路如圖8-8所示，R取3kΩ。測(cè)量連接3kΩ與不連接3kΩ電阻時(shí)74LS00的輸出高、低電平及CC4001的邏輯功能，測(cè)試邏輯功能時(shí)，可用實(shí)驗(yàn)裝置上的邏輯筆進(jìn)行測(cè)試，邏輯筆的電源VCC接+5V，其輸入口INPUT通過(guò)一根導(dǎo)線接至所需的測(cè)試點(diǎn)。2．CMOS電路驅(qū)動(dòng)TTL電路電路如圖8-11所示，被驅(qū)動(dòng)的電路用74LS00的8個(gè)門(mén)并聯(lián)。電路的輸入端接邏輯電平開(kāi)關(guān)的輸出插口，8個(gè)輸出端分別接邏輯電平顯示器的輸入插口。先用CC4001的一個(gè)門(mén)來(lái)驅(qū)動(dòng)，觀測(cè)CC4001的輸出電平和74LS00的邏輯功能。然后將CC4001的其余3個(gè)門(mén)一個(gè)個(gè)并聯(lián)到第一個(gè)門(mén)上（輸入與輸入并聯(lián)，輸出與輸出并聯(lián)），分別觀察CMOS的輸出電平及74LS00的邏輯功能。最后用74HC00代替CC4001，測(cè)試其輸出電平及系統(tǒng)的邏輯功能。圖8-11CMOS電路驅(qū)動(dòng)TTL電路教學(xué)方法實(shí)驗(yàn)教學(xué)教具數(shù)字電子實(shí)驗(yàn)臺(tái)作業(yè)1．整理實(shí)驗(yàn)數(shù)據(jù)，作出輸出特性曲線，并進(jìn)行分析。2．通過(guò)本次實(shí)驗(yàn)，你對(duì)不同集成門(mén)電路的連接可得出什么結(jié)論?所用教