《STM8S系列單片機(jī)原理與應(yīng)用》課件第9章

第9章ADC轉(zhuǎn)換器及其使用

9.1ADC轉(zhuǎn)換器概述 9.2ADC轉(zhuǎn)換器功能選擇9.3ADC轉(zhuǎn)換器初始化過程舉例

9.4提高ADC轉(zhuǎn)換精度與轉(zhuǎn)換的可靠性9.5軟件濾波9.1ADC轉(zhuǎn)換器概述

STM8S系列MCU帶有一路10位基于逐次逼近式的ADC轉(zhuǎn)換器，最多支持16個通道(通道數(shù)多少與芯片封裝引腳數(shù)目有關(guān))。

STM8S207、STM8S208芯片內(nèi)置的ADC轉(zhuǎn)換器屬于功能相對簡單的ADC2轉(zhuǎn)換器，它最多支持16個通道，內(nèi)部結(jié)構(gòu)如圖9-1所示。圖9-1ADC2內(nèi)部結(jié)構(gòu)

STM8S103、STM8S105芯片內(nèi)置的ADC轉(zhuǎn)換器屬于ADC1轉(zhuǎn)換器，它最多支持10個通道，內(nèi)部結(jié)構(gòu)如圖9-2所示。圖9-2ADC1內(nèi)部結(jié)構(gòu)9.2ADC轉(zhuǎn)換器功能選擇9.2.1分辨率與轉(zhuǎn)換精度

STM8S系列ADC轉(zhuǎn)換器分辨率為10位，轉(zhuǎn)換結(jié)果存放在兩個8位寄存器中，可按10位分辨率使用(數(shù)據(jù)右對齊，即高2位在ADC_DRH中、低8位在ADC_DRL中)，也可以按8位分辨率使用(數(shù)據(jù)左對齊，即高8位在ADC_DRH中、低2位在ADC_DRL中，并忽略轉(zhuǎn)換結(jié)果的b1、b0位)。

在48及其以下引腳封裝的STM8S芯片中，參考電平VREF+、VREF-?在內(nèi)部分別與VDDA、VSSA直接相連，量化分辨率1LSB=(當(dāng)VREF+?=?VDDA，VREF－?=?VSSA)固定，僅與電源VDDA有關(guān)。在64、80引腳封裝的STM8S芯片中，參考電平VREF+、VREF-單獨(dú)引出，量化分辨率當(dāng)需要進(jìn)一步提高量化分辨率時，可使能內(nèi)部模擬放大器：適當(dāng)減小VREF+(最小值為2.75V)，或升高VREF-?(最大值為0.5V)。例如，當(dāng)VREF+?=?VDDA?=?5.0V，VREF-?=?=VSSA?=?0時，量化分辨率約為4.88mV；而當(dāng)VREF+接到3.0V精密穩(wěn)定參考電源，VREF-?=?VSSA?=?0時，分辨率為當(dāng)采用8位分辨率(這時VREF+?一般接VDDA，VREF-?接VSSA)時，量化分辨率當(dāng)電源VDDA?=?5.0V時，量化分辨率1LSB為19.5mV。9.2.2轉(zhuǎn)換方式選擇

STM8S系列ADC1、ADC2均支持單次、連續(xù)兩種轉(zhuǎn)換方式。此外，ADC1還支持帶緩存的連續(xù)、單次或連續(xù)掃描方式。不同的轉(zhuǎn)換方式與轉(zhuǎn)換結(jié)果存放位置如表9-1所示(其中陰影部分為ADC1、ADC2共有特性)。表9-1轉(zhuǎn)換方式

(1)由于ADC2沒有SCAN、DBUF控制位，因此ADC2只有單次、連續(xù)兩種工作方式。

(2)在連續(xù)方式下，可將CONT位清0(強(qiáng)制選擇單次)或?qū)DON位清0(關(guān)閉AD轉(zhuǎn)換器電源)方式退出連續(xù)轉(zhuǎn)換方式。

(3)由于ADC外設(shè)功耗較大(IDDA電流為1000μA左右)，在AD轉(zhuǎn)換結(jié)束后處于空閑狀態(tài)時，最好將ADON位清0，關(guān)閉AD轉(zhuǎn)換器。

1.單次轉(zhuǎn)換方式在單次轉(zhuǎn)換方式中，轉(zhuǎn)換結(jié)束(即EOC位由0變1)后，轉(zhuǎn)換器處于停止?fàn)顟B(tài)，如圖9-3(a)所示。圖9-3單次與連續(xù)轉(zhuǎn)換時序單次轉(zhuǎn)換適用于對多個通道輪流進(jìn)行轉(zhuǎn)換。軟件觸發(fā)單次轉(zhuǎn)換操作流程為：將ADON位置1，給ADC上電→等待ADC穩(wěn)定→設(shè)置通道號→再將ADON位置1(軟件觸發(fā))，啟動AD轉(zhuǎn)換→等待AD轉(zhuǎn)換結(jié)束→讀本通道AD轉(zhuǎn)換結(jié)果，清除EOC標(biāo)志→設(shè)置新的通道號→將ADON位置1，觸發(fā)下一輪AD轉(zhuǎn)換進(jìn)程。在完成了所有指定通道的轉(zhuǎn)換后，必要時可將ADON位清0，關(guān)閉ADC電源，減小系統(tǒng)功耗。

2.連續(xù)轉(zhuǎn)換方式在連續(xù)轉(zhuǎn)換方式中，上一次轉(zhuǎn)換結(jié)束(即EOC位由0變1)后，即刻啟動下一次的AD轉(zhuǎn)換(如圖9-3(b)所示)，相鄰兩次轉(zhuǎn)換之間沒有停頓，直到將ADON位清0(關(guān)閉AD轉(zhuǎn)換器電源)或?qū)ONT位清0(轉(zhuǎn)入單次轉(zhuǎn)換)，待本次轉(zhuǎn)換結(jié)束后為止。當(dāng)然，在連續(xù)方式中，必須在當(dāng)前轉(zhuǎn)換結(jié)束前讀取上一次的轉(zhuǎn)換結(jié)果，并清除轉(zhuǎn)換結(jié)束標(biāo)志EOC，否則會出現(xiàn)數(shù)據(jù)覆蓋(沒有提示標(biāo)志)。顯然，連續(xù)轉(zhuǎn)換方式適合于對同一個通道進(jìn)行連續(xù)多次AD轉(zhuǎn)換的操作。3.?ADC1支持的三種轉(zhuǎn)換方式

1)帶緩沖的連續(xù)方式在CONT為1的情況下，當(dāng)ADC_CR3寄存器的DBUF位為1時，ADC1轉(zhuǎn)換器工作在帶緩沖的連續(xù)方式中，緩存的大小為8個(即16字節(jié))或10個(即20字節(jié))16位寄存器。該方式與不帶緩沖的連續(xù)方式區(qū)別在于：每一次AD轉(zhuǎn)換結(jié)束后轉(zhuǎn)換結(jié)果依次保存到ADC_DBxRH(高位字節(jié))和ADC_DBxRL(低位字節(jié))中(數(shù)據(jù)存放方式由ADC_CR2的ALIGN位定義)，而不是ADC_DRH與ADC_DRL。當(dāng)緩存滿(即已連續(xù)進(jìn)行了8次或10次轉(zhuǎn)換)時，轉(zhuǎn)換結(jié)束標(biāo)志EOC有效。當(dāng)EOC有效時，必須立即讀走緩存中的數(shù)據(jù)，否則會出現(xiàn)數(shù)據(jù)覆蓋。此時ADC_CR3寄存器中的OVR標(biāo)志有效，提示出現(xiàn)了數(shù)據(jù)覆蓋現(xiàn)象。利用帶緩沖連續(xù)轉(zhuǎn)換方式，可自動對同一個通道進(jìn)行連續(xù)8次或10次的AD轉(zhuǎn)換操作。

2)單次掃描方式在CONT為0的情況下，當(dāng)ADC_CR2寄存器的SCAN位為1時，ADC1轉(zhuǎn)換器工作在單次掃描方式。在該方式中，觸發(fā)后從0通道開始，在完成了上一個通道轉(zhuǎn)換后，自動切換到下一個通道，轉(zhuǎn)換結(jié)果依次存放到DC_DBxRH(高位字節(jié))和ADC_DBxRL(低位字節(jié))中(數(shù)據(jù)存放方式由ADC_CR2的ALIGN位定義)。當(dāng)最后一個通道轉(zhuǎn)換結(jié)束后，EOC標(biāo)志有效，并停止轉(zhuǎn)換。這種方式與單次轉(zhuǎn)換類似，只是無須人工切換通道，適合于對所有通道進(jìn)行一次AD轉(zhuǎn)換的情況。單次掃描方式操作過程如下：在AD轉(zhuǎn)換器上電情況下，觸發(fā)轉(zhuǎn)換→等待AD轉(zhuǎn)換結(jié)束(EOC有效)→從緩沖器中讀各通道轉(zhuǎn)換結(jié)果→清除EOC標(biāo)志。從單次掃描方式中不難理解緩存的大小為8個或10個16位寄存器的原因，因此STM8S105、STM8S103芯片最多封裝引腳為48腳，AD轉(zhuǎn)換器通道數(shù)為10個。

3)連續(xù)掃描方式在CONT為1的情況下，當(dāng)ADC_CR2寄存器的SCAN位為1時，ADC1轉(zhuǎn)換器工作在連續(xù)掃描方式。它與單次掃描方式類似，在最后一個通道轉(zhuǎn)換結(jié)束后，AD轉(zhuǎn)換器不停止，又自動從0號通道開始進(jìn)行新一輪AD轉(zhuǎn)換。如此往復(fù)，直到CONT為0(將在下一輪的最后一個通道轉(zhuǎn)換結(jié)束后停止)或ADON為0(立即停止)。在連續(xù)掃描方式中，當(dāng)EOC標(biāo)志有效(表示完成了一輪AD轉(zhuǎn)換)時，必須立即讀取AD轉(zhuǎn)換的結(jié)果，并清除EOC標(biāo)志，避免數(shù)據(jù)覆蓋。此時ADC_CR3寄存器中的OVR標(biāo)志有效，提示出現(xiàn)了數(shù)據(jù)覆蓋現(xiàn)象。在連續(xù)掃描轉(zhuǎn)換方式中，避免使用“BRESADC_CSR,#7”指令清除EOC標(biāo)志，原因是該指令屬于讀改寫指令，會改變通道號?？捎肕OV指令對ADC_CSR寄存器直接寫入，在清除EOC的同時從0通道開始轉(zhuǎn)換。這實際上與單次掃描方式?jīng)]有本質(zhì)上的區(qū)別，完全可采用單次掃描方式代替連續(xù)掃描方式：在完成單次掃描轉(zhuǎn)換結(jié)果處理、清除EOC標(biāo)志后，再通過軟件觸發(fā)——執(zhí)行“BSETADC_CR1,#0”指令，啟動新一輪AD轉(zhuǎn)換，獲得連續(xù)掃描的效果。9.2.3轉(zhuǎn)換速度設(shè)置轉(zhuǎn)換速度與ADC時鐘fADC有關(guān)：fADC由主時鐘fMASTER分頻產(chǎn)生，fADC最高頻率為4MHz(VDDA為3.3V)或6MHz(VDDA為5.0V)。STM8S完成一次AD轉(zhuǎn)換需要14個ADC時鐘(其中采樣保持需要3個ADC時鐘，而10位分辨率逐次逼近型AD轉(zhuǎn)換需要11個時鐘周期)，因此最短轉(zhuǎn)換時間為14?×?1/(4MHz)周期，即3.5μs?？筛鶕?jù)輸入模擬信號的頻率、轉(zhuǎn)換速度選擇ADC時鐘頻率fADC。9.2.4觸發(fā)方式

ADC轉(zhuǎn)換觸發(fā)方式有：軟件觸發(fā)、TIM1觸發(fā)以及ADC_ETR(來自PC0引腳或PD3第二復(fù)用功能引腳)。所謂軟件觸發(fā)方式是指在ADON位為1且至少延遲了一個TSTAB的情況下，再次將ADON位置1。9.3ADC轉(zhuǎn)換器初始化過程舉例在確保ADC轉(zhuǎn)換器處于關(guān)閉(ADC_CR1寄存器的ADON位為0)狀態(tài)下，可按下述步驟初始化ADC轉(zhuǎn)換器。

(1)初始化ADC控制/狀態(tài)寄存器(ADC_CSR)，選定通道號CH[3:0],以及轉(zhuǎn)換結(jié)束檢測方式(即設(shè)置轉(zhuǎn)換結(jié)束中斷控制EOCIE位的值)。采用中斷方式還是查詢方式由ADC轉(zhuǎn)換時間(即由ADC時鐘頻率、轉(zhuǎn)換方式)、CPU時鐘決定。例如，在單次、連續(xù)轉(zhuǎn)換方式中，如果ADC時鐘頻率很高，完成一次AD轉(zhuǎn)換所需時間很短，而CPU時鐘頻率不是很高，這時采用查詢等待方式可能更合理，原因是中斷響應(yīng)、返回均需要11個機(jī)器周期。在掃描方式中，如果AD轉(zhuǎn)換時鐘頻率較低，而CPU時鐘頻率較高，則采用中斷方式可能更加合理。

(2)初始化ADC配置寄存器1(ADC_CR1)，選擇相應(yīng)的時鐘分頻系數(shù)SPSEL[2:0]。STM8S內(nèi)置的ADC轉(zhuǎn)換器轉(zhuǎn)換時鐘fADC由主時鐘fMASTER分頻獲得。對STM8S207、STM8S208芯片來說，最高頻率為4MHz；對STM8S103、STM8S105芯片來說，最高頻率為6MHz。因此，應(yīng)根據(jù)主頻率fMASTER的大小、轉(zhuǎn)換速度高低，選擇合適的分頻系數(shù)SPSEL[2:0]。

(3)初始化ADC配置寄存器2(ADC_CR2)，禁止/允許外部觸發(fā)(即b6，EXTTRIG)，選擇外部觸發(fā)，確定數(shù)據(jù)對齊(即b3，ALIGN)方式(左對齊還是右對齊)。當(dāng)ALIGN?=?0時，選擇左對齊方式，轉(zhuǎn)換結(jié)果的高8位(b9～b2)在ADC_DRH中，低2位(b1、b0)在ADC_DRL的b1、b0位中，這適合8位分辨率的情況(先讀高位字節(jié)，后讀低位字節(jié))。當(dāng)ALIGN?=?1時，選擇右對齊方式，轉(zhuǎn)換結(jié)果的高2位(b9、b8)在ADC_DRH的b1、b0位中，低8位(b7～b0)在ADC_DRL中，這適合10位分辨率的情況(先讀低位字節(jié)，后讀高位字節(jié))。

(4)初始化模擬信號輸入引腳(采用不帶中斷的懸空輸入方式)。

(5)初始化ADC施密特觸發(fā)器禁止寄存器高位(ADC_TDRH)、低位(ADC_TDRL)禁止模擬引腳的施密特觸發(fā)功能(1表示禁止，0表示允許)，減少功耗。

(6)將ADON位置1，給ADC轉(zhuǎn)換器加電。一旦ADC轉(zhuǎn)換器的ADON位為1，對應(yīng)引腳就與AD轉(zhuǎn)換器相連，不能再作為GPIO引腳使用。至此，ADC轉(zhuǎn)換器已處于準(zhǔn)備就緒狀態(tài)，根據(jù)選定的觸發(fā)方式，啟動ADC轉(zhuǎn)換器。9.4提高ADC轉(zhuǎn)換精度與轉(zhuǎn)換的可靠性

為獲得精確、可靠的轉(zhuǎn)換結(jié)果，在使用AD轉(zhuǎn)換器時，可采用下述措施。

1．模擬電源VDDA與VSSA的選擇和濾波當(dāng)VDD穩(wěn)定性很高或?qū)D轉(zhuǎn)換結(jié)果精度要求不高時，一般均將VDDA與VDD、VSSA與VSS直接相連。這樣方式雖然簡單，但潛在風(fēng)險是電源VDD波動、寄生在VDD上的高頻噪音會影響AD轉(zhuǎn)換結(jié)果。因此，在精度要求較高情況下，可在VDD與VDDA之間增加LC低通濾波(或?qū)DDA接到另一精密穩(wěn)定獨(dú)立電源上，與VDD分開)，如圖9-4所示。圖9-4在VDD與VDDA增加LC濾波當(dāng)電源VDD紋波不大時，電感L可用0Ω磁珠，甚至0?Ω電阻代替。

2.模擬信號經(jīng)RC低通濾波接AD輸入引腳根據(jù)被測量模擬信號VAIN頻率、采樣率(每秒轉(zhuǎn)換次數(shù))，依據(jù)采樣定理，在輸入引腳增加一個參數(shù)選擇適當(dāng)?shù)腞C低通濾波器(如圖9-5所示)，濾除輸入信號中的高頻干擾信號。圖9-5在輸入引腳增加RC低通濾波器輸入信號VAIN的取值必須在兩個參考電平值之間，否則精度無法保證，甚至獲得錯誤的結(jié)果。模擬輸入引腳必須初始化為不帶中斷的懸空輸入方式，避免上拉電阻電流對轉(zhuǎn)換結(jié)果的影響。

3．參考電平的選擇對于64或80引腳封裝的芯片，參考電平VREF+、VREF-?單獨(dú)引出。為提高精度，可將VREF+?接到精密、穩(wěn)定的參考電源上(為降低系統(tǒng)復(fù)雜度，VREF-?一般與VSSA相連)。對單一或少量設(shè)備，可用數(shù)字電壓表測量VREF+?與VREF-?的差作為校正依據(jù)；對于大批量設(shè)備，逐一測量VREF+?與VREF-?的差值工作量大，只能將VREF+?接到精密、穩(wěn)定(溫度系數(shù)低、紋波電壓小)的參考電源上。此外，還可以考慮使用9.5節(jié)介紹的軟件濾波方式，進(jìn)一步提高AD轉(zhuǎn)換結(jié)果的真實性。9.5軟件濾波軟件濾波是硬件濾波的必要補(bǔ)充，主要針對AD轉(zhuǎn)換后的數(shù)據(jù)進(jìn)行處理，消除采集數(shù)據(jù)過程中可能存在的隨機(jī)干擾，使結(jié)果更加真實可信。軟件濾波靈活性大、可靠性高、頻帶寬(硬件濾波電路受RLC元件參數(shù)的限制，下限頻率不可能太低)、成本低廉，因此在單片機(jī)應(yīng)用系統(tǒng)中得到了廣泛應(yīng)用。9.5.1算術(shù)平均濾波法算術(shù)平均濾波法，是對連續(xù)采樣的n個值xi(i?=?1～n)求算術(shù)平均。采用該方法可使AD轉(zhuǎn)換結(jié)果的信噪比提高倍。為方便MCU程序處理，采樣點(diǎn)個數(shù)n一般按2的冪次選取，如2、4、8、16等，以便利用右移位指令，如SRLW指令實現(xiàn)和的平均。例9-1

假設(shè)8個AD轉(zhuǎn)換數(shù)據(jù)(10位)順序存放在以AD_DATA為首地址的RAM單元中，求算術(shù)平均。計算算術(shù)平均的程序段如下：CLRWX ;清除和單元ADDWX,{AD_DATA+0} ;參與和運(yùn)算的單元不多，不必用循環(huán)程序結(jié)構(gòu)ADDWX,{AD_DATA+2} ;每個轉(zhuǎn)換結(jié)果不超過3FFH，在和運(yùn)算時不可能產(chǎn)生進(jìn)位ADDWX,{AD_DATA+4} ADDWX,{AD_DATA+6}ADDWX,{AD_DATA+8}ADDWX,{AD_DATA+10}ADDWX,{AD_DATA+12}ADDWX,{AD_DATA+14}SRLWXSRLWXSRLWX ;直接右移3次，實現(xiàn)除8運(yùn)算;結(jié)果在寄存器X中9.5.2滑動平均濾波法在算術(shù)平均濾波法中，每計算一次數(shù)據(jù)需要N個采樣數(shù)據(jù)，實時性差，尤其是在采樣速度較慢(小于10個每秒)時，更不適用。為此，可采用滑動平均濾波法：將N個采樣數(shù)據(jù)排成一個隊列，用最新采樣數(shù)據(jù)代替隊列中最先采樣數(shù)據(jù)。這樣隊列中始終有N個數(shù)據(jù)，對這N個數(shù)據(jù)求算術(shù)平均作為濾波輸出結(jié)果。在實際編程時，為提高響應(yīng)速度，并不是移動數(shù)據(jù)，而是設(shè)置一個指針，每次將新數(shù)據(jù)放入隊列前，指針加1，然后將數(shù)據(jù)放入指針對應(yīng)的位置?；瑒悠骄嬎惴椒ㄅc算術(shù)平均類似。9.5.3中值法當(dāng)采樣數(shù)據(jù)中存在尖脈沖干擾時，采用算術(shù)平均和滑動平均濾波效果不好。例如，對8個采樣結(jié)果進(jìn)行算術(shù)平均，假設(shè)正確的采樣結(jié)果應(yīng)該為40，其中有一次采樣結(jié)果受負(fù)脈沖干擾，結(jié)果為0，則平均后的結(jié)果為35，相對誤差達(dá)到了12.5%。為此，可采用中值法：即連續(xù)采樣n個值x0、x1、x2、x3、…、xn-1，去掉其中的最大值、最小值后，對于剩余的n?-?2個采樣值再進(jìn)行算術(shù)平均，就可以消除正、負(fù)尖脈沖對結(jié)果的影響。在MCU應(yīng)用系統(tǒng)中，為便于利用右移位指令(如SRL指令)求和的平均，采樣點(diǎn)個數(shù)n一般取2n?+?2，如4、6、10等。9.5.4數(shù)字濾波

1.一階低通濾波一階RC低通濾波器網(wǎng)絡(luò)如圖9-6所示，其輸入、輸出之間滿足圖9-6一階RC低通濾波器整理后，得由于>?0，很顯然<?1。越大，1?-就越小，當(dāng)前采樣值對濾波輸出的貢獻(xiàn)越大，即一階低通濾波實質(zhì)上是加權(quán)平均濾波。一階低通濾波器截止頻率為可見，截止頻率f0與加權(quán)系數(shù)、采樣間隔(采樣頻率的倒數(shù))有關(guān)。在采樣間隔一定的情況下，越大，意味著等效濾波參數(shù)RC越小，截止頻率f0越大；在加權(quán)系數(shù)一定的情況下，選擇不同的采樣間隔，就能獲得不同的截止頻率f0。在MCU應(yīng)用系統(tǒng)中，為了計算方便，一般取1/2、1/4、1/8、1/16等參數(shù)。在一階低通數(shù)字濾波中，僅需要存儲濾波器輸出信號uo(n?-?1)(存儲資源開銷小)，這是因為在計算下一個采樣值uin對應(yīng)的輸出信號uon時，需要用到上一個時刻的輸出信號uo(n?-?1)。例9-2假設(shè)8位AD轉(zhuǎn)換結(jié)果(濾波輸入)存放在R00、R01中，一階低通濾波輸出存放在R02、R03單元中，取1/16。參考程序段如下：LV1_PASS: LDWX,R02 ;取前一個時刻，即uo(n?-?1) SRLWX SRLWX SRLWX

SRLWX ;左移4次，實現(xiàn)/16操作，XH為整數(shù)部分，XL為小數(shù)部分

LDWR04,X ;暫時保存到R04、R05存儲單元中

LDWX,R02 SUBWX,R04 ;計算uo(n?-?1)·αuo(n?-?1) LDWR04,X ;暫時保存到R04、R05存儲單元中

LDWX,R00 SRLWX SRLWX

SRLWX

SRLWX ;計算α?×?uin ADDWX,R04 LDWR02,X ;保存濾波輸出結(jié)果uonRET可見當(dāng)α取1/2n時，能利用移位指令實現(xiàn)除法運(yùn)算，一次濾波運(yùn)算處理耗時少，如例9-2僅需32個機(jī)器周期?？梢宰C明，當(dāng)α取1/16時，對于從0跳變到滿幅(即255)的階躍輸入信號，經(jīng)過137次濾波處理后，輸出uon才達(dá)到滿幅(即255)。當(dāng)采樣率為10ms(對應(yīng)的截止頻率為1Hz)時，大約經(jīng)過1.37s后才能獲得正確的結(jié)果。為提高響應(yīng)速度，對慢信號來說，可用

(1)“uin?-uo(n?-?1)大于給定值”進(jìn)行判別，其中的給定值往往就是轉(zhuǎn)換器的分辨率(即1)。即當(dāng)uin?-uo(n-1)>１時，取uon?=?uin；只有當(dāng)uin?-uo(n?-?1)≤1時，才需要計算。但這種方法不能濾除隨機(jī)強(qiáng)干擾信號，在工業(yè)控制中不宜采用。

(2)過采樣技術(shù)。采樣定時時間到連續(xù)進(jìn)行多次(如8、16)采樣，這樣既能克服系統(tǒng)反映慢的問題，又能對隨機(jī)強(qiáng)干擾信號也有較強(qiáng)的抑制作用，廣泛應(yīng)用于工業(yè)控制。例9-3

假設(shè)10位AD轉(zhuǎn)換結(jié)果(濾波輸入)存放在R00、R01、R02中，一階低通濾波輸出存放在R03、R04、R05單元中，為濾除100?Hz以上交流干擾信號，采樣頻率取500?Hz(采樣間隔為2ms)。當(dāng)取1/4時，截止頻率f0約為26Hz，小于100Hz，參考程序段