微電子3D封裝技術(shù)發(fā)展

微電子3D封裝技術(shù)發(fā)展摘要：芯片等電子元器件隨著工藝制程的不斷改進而飛速發(fā)展，呈現(xiàn)出能耗比降低、集成度提高、可靠性上升和趨勢，3D封裝技術(shù)便在其實起到了非常重要的作用。3D封裝目前憑借著集成度高、質(zhì)量輕、封裝體積小、工藝成本低等優(yōu)勢已成為電子元器件封裝的新方向。本文通過簡述3D封裝技術(shù)，在此基礎(chǔ)上對我國3D封裝技術(shù)應(yīng)用與發(fā)展?fàn)顟B(tài)進行了分析，以期能夠指導(dǎo)我國微電子封裝產(chǎn)業(yè)進一步發(fā)展完善。關(guān)鍵詞：微電子；3D封裝技術(shù)；發(fā)展電子信息產(chǎn)業(yè)作為工業(yè)信息化的產(chǎn)業(yè)基石，其應(yīng)用范圍已滲透到人們生產(chǎn)生活的各個領(lǐng)域，并且發(fā)揮著不可替代的關(guān)鍵作用。因此，我國為了大力推動電子信息產(chǎn)業(yè)發(fā)展，開始著力于電子元器件的封裝技術(shù)。由于產(chǎn)業(yè)應(yīng)用廣泛、市場廣闊，3D封裝技術(shù)也在國內(nèi)逐漸進入應(yīng)用與發(fā)展相互循環(huán)的狀態(tài)，目前主要的3D封裝工藝為堆疊式3D封裝。為使的產(chǎn)業(yè)發(fā)展更加高效，有必要對3D封裝技術(shù)的發(fā)展進行分析探討。1堆疊式3D封裝主要分類和性能特點堆疊式3D封裝廣泛應(yīng)用于高度集成集成的微電子元器件，通過將不同的芯片或者模塊通在垂直方向上集成的系統(tǒng)級封裝技術(shù)，主要用于對對芯片的封裝和對封裝進行組合后的再次封裝。芯片封裝包含兩種形式，一種是將不同芯片引腳分層鍵合來實現(xiàn)多芯片堆疊，另一種則是采用硅通孔技術(shù)將芯片垂直堆疊。而對封裝進行堆疊封裝則主要采用堆疊封裝、堆疊組裝以及二者混合應(yīng)用的封裝方式。1.1芯片堆疊芯片的堆疊主要包括芯片間堆疊D2D、芯片圓片堆疊D2W以及圓片間堆疊W2W等幾種方式，其原理和特點介紹如下：1.1.1芯片間堆疊D2D堆疊方式是目前主要芯片封裝連接方式之一，它通過將多個芯片線相互鍵合來實現(xiàn)芯片間交聯(lián)，并將這些芯片在Z軸方向上疊放，從而實現(xiàn)高集成度封裝，其主要流程如下：打磨晶圓→晶圓覆膜→分割晶圓→晶圓貼合→引線鍵合→芯片堆疊→引線鍵合→查驗→塑封→鍍膜→標(biāo)簽→后處理成形。為了防止引線間發(fā)生寄生效應(yīng)，在封裝中需要確保更堆疊層之間具有足夠的空間，只是D2D封裝成功的關(guān)鍵，而可采取的處理方式主要有如圖1～圖4所示的4種。1.1.2D2W堆疊D2W堆疊即將芯片和圓片堆疊，具體方式主要有Flip-Chip（倒裝）和Bump（置球）兩種鍵合方式。相對于芯片之間常用的D2D封裝方式，D2W通過進一步提高封裝的密度來提高封裝性能，此外采用倒裝方式的封裝還能夠進一步提升封裝效率。1.1.3W2W堆疊W2W堆疊即圓片與圓片的堆疊，通常采用TSV技術(shù)進行封裝，即將打磨成薄片的晶圓逐層堆疊，并通過微米級的穿孔實現(xiàn)層層連接，從而實現(xiàn)封裝。W2W堆疊借助于TSV技術(shù)，打破了只能夠通過引線、凸點等方式鍵合的限制，相對于傳統(tǒng)IC在封裝而言，其封裝的堆疊方向、堆疊層數(shù)以及堆疊面積等限制更小，能夠進一步提高封裝密度來提高集成度，將使得芯片等元器件更加小型化的同時還能夠提升能耗比。因此采用TSV技術(shù)的W2W堆疊封裝方式更具有先進性。如圖5所示便是多層圓片進行堆疊后通過通孔實現(xiàn)互聯(lián)的示意圖。1.2封裝堆疊1.2.1封裝內(nèi)封裝（PIP）PIP（PackageinPackage）本質(zhì)上是將封裝芯片堆疊在在BAP（BasicAssemblyPackage，基礎(chǔ)裝配封裝）上從而實現(xiàn)將PCB基板與半導(dǎo)體一同封裝成3D封裝的一種封裝形式。PIP封裝實現(xiàn)了對PCB和半導(dǎo)體的整合，因此能夠適應(yīng)多種惡劣環(huán)境，比如低溫、濕熱、強電磁、震動等，同時具有較高性能，使得能夠擁有較大存儲空間以及高讀寫速率。所以存儲卡以即固態(tài)存儲多采用PIP封裝形式。自PIP封裝技術(shù)出現(xiàn)以來，數(shù)碼存儲設(shè)備實現(xiàn)了井噴式的發(fā)展，性能指標(biāo)不斷提升的同時成本也在不斷下降。1.2.2封裝外封裝（POP）POP封裝相對于將多個芯片進行綁定封裝的PIP，是將獨立封裝器件進行組合封裝的一種3D封裝方式。不同封裝器件在堆疊封裝成整體的過程中之間的互聯(lián)可以通過引線來實現(xiàn)，也可以通過基板來實現(xiàn)，其實現(xiàn)形式也相對PIP更加自由。引線的方式稱作引線框架，而采用基板的形式則成為基板型封裝，并且后者在具有更高的靈活性的同時還能夠使得封裝數(shù)量更多而封裝面積更小。此外POP封裝形式由于是將多個獨立封裝進行組合，各封裝器件之間更加獨立，因此還具備如下特點：1）被封裝的元器件具有更多選擇以及組合方式。根據(jù)設(shè)計需求所選擇的元器件在各自原封裝的狀態(tài)下測試完成后便能夠進行組合堆疊封裝，提高了設(shè)計的自由度并使得設(shè)備進一步小型化；2）高測試性和高維護性。由于封裝內(nèi)部相互獨立，便可以實現(xiàn)對各個封裝設(shè)置不同測試點從而分別測試，一旦出現(xiàn)問題，可以快速定位故障并進行拆解維修。POP技術(shù)最初應(yīng)用1于百納米級別的CMOS制造，將上下兩層進行封裝，分別采用BGA植錫方式使得封裝厚度縮減到1.5mm。而借助上述優(yōu)勢POP封裝目前以成為主要的3D組合封裝方式，并得到快速發(fā)展。2堆疊式3D封裝的技術(shù)優(yōu)勢3D封裝技術(shù)通過將元器件進行立體堆疊，相對于傳統(tǒng)的2D封裝技術(shù)，使得封裝元器件在功能和性能上實現(xiàn)了質(zhì)的飛躍，主要體現(xiàn)在以下方面：（1）體積重量?。河捎?D封裝采用立體堆疊的方式，可以實現(xiàn)單次將多個元器件、芯片進行封裝，擺脫了傳統(tǒng)2D封裝導(dǎo)致的每個元器件都要獨立封裝獨立排布在PCB上的限制，使得封裝和PCB的體積和重量都極大降低，進一步實現(xiàn)了小型化。（2）提高硅片效率：硅片效率是指堆疊中總的基板面積/焊區(qū)面積，通過3D封裝的方式將芯片堆疊，單位面積內(nèi)芯片引腳數(shù)量翻倍，從而將硅片效率成倍提高。（3）減少信號延遲降低噪聲：采用3D封裝之后，封裝內(nèi)的芯片互聯(lián)距離極大縮短，從而有效減少了引線可能帶來的寄生效應(yīng)、干擾以及延遲。同時由于縮小了PCB面積使得封裝元器件與封裝元器件之間的連接距離也進一步縮短，同樣有注意減小延遲和干擾。（4）降低功耗：減小元器件間互連長度后，其寄生電容極大減小從而降低寄生效應(yīng)帶來的額外功耗。（5）提高躍遷速度：由于3D封裝降低了系統(tǒng)功耗，因此在維持原有功耗的情況下，3D封裝器件具有更快的躍遷速度。3堆疊式3D封裝技術(shù)的應(yīng)用3.1堆疊式3D封裝在多媒體內(nèi)存中的應(yīng)用在過去的幾年里，計算機的擴容成為信息系統(tǒng)的瓶頸問題，使得CPU不得不采用倍頻技術(shù)來適應(yīng)頻率比其低得多的內(nèi)存。但是3D封裝技術(shù)的出現(xiàn)，提供了解決此類問題的另一種途徑。早在2005年，CrayResearch公司在其新的T3E定標(biāo)的并行處理機（SPP）計算機系統(tǒng)已提到使用3D擴容方案解決計算機內(nèi)存問題。在隨后的時間內(nèi)，世界各主要公司，均有使用3D封裝技術(shù)解決擴容問題的相關(guān)報道。如：STMicroelectronics在2006年推出了采用POP技術(shù)的存貯器封裝，專門為支持分隔總線與共享總線架構(gòu)而設(shè)計；2013年，閃存廠SPANSION和無線廠商ATHEROS共同推出面向雙模手機的閃存+WLAN（無線局域網(wǎng)）的POP封裝。上述表明，3D封裝技術(shù)在多媒體內(nèi)存領(lǐng)域發(fā)揮著重要作用。3.2堆疊式3D封裝在系統(tǒng)級芯片封裝中的應(yīng)用系統(tǒng)級封裝（SIP）是指借助3D封裝的優(yōu)勢，將系統(tǒng)中的某個功能系統(tǒng)或者其中的大部分封裝在一個封裝內(nèi)部，或者指把多個半導(dǎo)體芯片組裝在一個封裝體中的半導(dǎo)體回路。一般而言，一個獨立模塊能夠?qū)崿F(xiàn)的功能相對單一，如處理器單元只能實現(xiàn)數(shù)據(jù)分析而不能實現(xiàn)數(shù)據(jù)的存儲，存儲單元只能實現(xiàn)數(shù)據(jù)的存儲而不能進行數(shù)據(jù)的分析。然而系統(tǒng)與單一模塊不同，而且要對各個模塊進行有機整合，在整合過程中如果使用引線就可能會面臨著信號互相干擾、功耗增加、相互制約而且無法實現(xiàn)小型化的多種問題。借助于3D封裝，封裝體內(nèi)采用芯片間的互連技術(shù)使得芯片之間連線長度顯著縮短，將幾個不同功能的模塊堆疊在一起，使單個封裝擁有更強大的功能同時有效減小了PCB大小，這便彌補了上述不足。比如高通公司最新的SnapDrgon8Gen1芯片組，它將8核KryoCPU、GPU、電源管理以及基帶和設(shè)射頻全部封裝到一起，實現(xiàn)了能耗比進一步提升同時，保證了體積。4趨勢展望隨著我國在芯片產(chǎn)業(yè)逐漸發(fā)力，封裝技術(shù)也應(yīng)隨之發(fā)展創(chuàng)新，將3D封裝技術(shù)應(yīng)用于芯片產(chǎn)業(yè)，主要是有以下特點：（1）由2D到3D，從平鋪式平面型封裝轉(zhuǎn)為集成式立體型封裝；（2）單芯片封裝發(fā)展為多芯片封裝；（3）獨立芯片封裝轉(zhuǎn)為系統(tǒng)集成捷聯(lián)封裝。隨著互聯(lián)網(wǎng)移動化發(fā)展和物聯(lián)網(wǎng)產(chǎn)業(yè)的出現(xiàn)，移動式智能設(shè)備已逐漸融入我們生活，因此微電子產(chǎn)業(yè)能夠在廣闊的市場前景下自由發(fā)展，3D封裝也是在此背景下得以不斷發(fā)展完善，有效保障了各電子設(shè)備的小型化、低功耗化、高性能化，從而成為主流封裝趨勢。3D封裝產(chǎn)業(yè)目前已經(jīng)實現(xiàn)了設(shè)備、工藝、成本、性能的優(yōu)勢整合，有力推動了電子信息產(chǎn)業(yè)發(fā)展5結(jié)束語封裝技術(shù)既是微電子元器件的保護殼也是微電子元器件與外部電路的溝通橋梁，先進的封裝技術(shù)在推動微電子產(chǎn)業(yè)發(fā)展中起著關(guān)鍵作用。目前科技創(chuàng)新作為國家發(fā)展的動力源泉，而封裝產(chǎn)業(yè)作為掣肘我國微電子產(chǎn)業(yè)發(fā)展的存在必將隨著國家在芯片產(chǎn)業(yè)的發(fā)力中得到重視和進一步發(fā)展，因此應(yīng)當(dāng)把握3D封裝技術(shù)發(fā)展前沿，從而有效引導(dǎo)我國電子封裝發(fā)展。參考文獻[1]呂淑珍.堆疊封裝PoP返修工藝技術(shù)[J].中國電子科學(xué)研究院學(xué)報,2014,9(06):634-638.[2]樊融融,劉哲,邱華盛.PoP組裝中缺陷現(xiàn)象的圖像特征及其形成機理研究[C]//.2014中國高端SMT學(xué)術(shù)會議論文集.,2014:366-385.[3]武曉萌,劉豐滿,馬鶴,龐誠,何毅,吳鵬,張童龍,虞國良,李晨,于大全.基于柔性基板的異構(gòu)多芯片三維封裝散熱仿真與優(yōu)化設(shè)計[J].科學(xué)技術(shù)與工程,2014,14(19):238-242.[4]林偉.新一代層疊封裝(PoP)的發(fā)展趨勢及翹曲控制[J].中國集成電路,2014,23(03):46-52.[5]張旻澍,宋復(fù)斌.封裝體堆疊中堆疊焊球的可靠性研究[J].電子元件與材料,2014,33(01):63-66.[6]林娜.系統(tǒng)級封裝（SiP）的可靠性與失效分析技術(shù)研究[D].華南理工大學(xué),2013.[7]王彥橋,劉曉陽,朱敏.堆疊式3D封裝技術(shù)發(fā)展現(xiàn)狀[J].電子元件與材料,2013,32(10):67-70.[8]姚小虎,任會蘭,樊澤瑞,張曉晴.跌落沖擊載荷下POP封裝動力特性研究[J].中國科學(xué):物理學(xué)力學(xué)天文學(xué),2013,43(03):289-