《Xilinx FPGACPLD設(shè)計初級教程》課件實驗八

實驗八

數(shù)字秒表二

1.實驗?zāi)康?/p>

◆掌握用硬件描述語言編寫程序。

◆掌握ISE9.1i綜合工具的使用。

◆掌握ModelsimSE6.2b仿真工具的使用。

◆掌握管腳分配方法。

◆掌握J(rèn)TAG下載工具的使用。

2.實驗內(nèi)容

本實驗要求以EZBoard為開發(fā)板，完成邏輯設(shè)計后并下板測試。實現(xiàn)的功能為：以一只Pb按鍵作為復(fù)位鍵；以另外兩只Pb按鍵作為復(fù)用校時按鍵，其中一只按鍵用于數(shù)碼管位選擇，另一只用于改變數(shù)字，0～9循環(huán)；第四個pb按鍵作為啟動定時鍵，當(dāng)按下此鍵時，數(shù)碼管從設(shè)定的數(shù)字開始倒計時(范圍為99～0)，直至為0時蜂鳴器響起，數(shù)字變化間隔為1s。EZBoard開發(fā)板上的晶振頻率為4MHz，按鍵pb(1)～pb(4)在按下時為低電平，數(shù)碼管低電平驅(qū)動。設(shè)計的端口連接如圖T8.1所示，方框里的名稱為設(shè)計模塊中定義的名稱(此名稱是本實驗參考程序中定義的名稱)，方框外的名稱為對應(yīng)EZBoard開發(fā)板上的器件名稱。圖T8.1數(shù)字秒表端口連接

(1)使用ISE9.1i新建工程項目。

(2)使用ISE9.1i文本編輯器進(jìn)行電路邏輯設(shè)計。

(3)使用ISE9.1i綜合工程項目。

(4)使用ISE9.1i文本編輯器編寫測試文件。

(5)使用ModelsimSE6.2b工具進(jìn)行仿真測試；

(6)使用ISE9.1i工具進(jìn)行管腳分配、布線并生成下載的jed文件。

(7)通過JTAG下載線將PC機與EZBoard板卡連接起來,使用ISE9.1i的iMPACT工具將jed文件下載至EZBoard板卡上。

(8)通過按鍵，驗證EZBoard板卡上數(shù)碼管的數(shù)字顯示情況，數(shù)字減到0時，蜂鳴器是否能響，以此來驗證邏輯設(shè)計的正確性。

3.實驗步驟

(1)建立ISE工程。

具體步驟如下：

①打開ISE9.1i，選擇“開始”→“程序”→“XilinxISE9.1i”→“ProjectNavigator”(或者直接雙擊桌面圖標(biāo)啟動ISE)。

②新建一個工程項目，選擇菜單命令“File”→“NewProject”(如果打開ISE后，上面已經(jīng)有存在的工程項目，請選擇“File”→“CloseProject”)。圖T8.2新建工程向?qū)Б茉趶棾龅摹癉eviceProperties”對話框中選擇FPGA的型號、仿真工具和硬件描述語言類型。

●?Family:XC9500XLCPLDs。

●?Device:XC95144XL。

●?Package:TQ100。

●?Speed:–10。

●?SynthesisTool:XST(VHDL/Verilog)。

●?Simulator:Modelsim-SEVerilog。

●?PreferredLanguage:Verilog(如果是VHDL語言用戶，請選擇VHDL)。⑤點擊“Next”按鈕，彈出“CreateNewSource”對話框。

⑥點擊“Next”按鈕，彈出“AddExistingSources”對話框。

⑦點擊“Next”按鈕，在彈出“ProjectSummary”對話框里，再點擊“Finish”按鈕，完成工程項目的建立，如圖T8.3所示。圖T8.3“ProjectSummary”對話框

(2)使用文本編輯形式完成對電路功能的描述，并完成綜合。

具體步驟如下：

①在新建工程向?qū)瓿梢院?，點擊“New”按鈕，如圖T8.4所示。圖T8.4點擊“New”按鈕②在出現(xiàn)的“New”對話框中選擇“TextFile”，點擊“OK”按鈕，如圖T8.5所示。圖T8.5選擇“TextFile”③此時在新建的文本對話框中，按照本實驗的功能說明，用VerilogHDL或VHDL語言完成此實驗功能的邏輯編程。

④待程序設(shè)計完成后，選擇菜單“File”→“SaveAs”保存文件，在“文件名”中填寫要保存文件的名字(這里以lab8.v為例)，然后點擊“保存”按鈕，如圖T8.6所示。圖T8.6保存文件⑤在工程項目的“Sources”窗口中右擊“xc95144xl-10TQ100”，選擇“AddSource…”，如圖T8.7所示。圖T8.7加入源代碼⑥通過以上步驟會出現(xiàn)“AddExistingSources”對話框，在此對話框中選擇lab8.v文件，點擊“打開”，如圖T8.8所示。圖T8.8選擇源代碼⑦在隨后出現(xiàn)的“AddingSourcaFiles…”對話框中點擊“OK”按鈕，如圖T8.9所示。圖T8.9添加源文件⑧在工程項目的“Sources”窗口中，單擊lab8.v。在工程項目的資源操作窗口(Processes)中展開“ImplementDesign”，雙擊“Synthesize-XST”，進(jìn)行綜合，綜合完成后如圖T8.10所示。圖T8.10綜合設(shè)計

(3)使用ModelSimSE6.2b仿真工具對電路進(jìn)行前仿真測試。

具體步驟如下：

①在ISEProjectNavigator里，選擇菜單“File”→“New”，在出現(xiàn)的“New”對話框中選擇“TextFile”，點擊“OK”按鈕，此時在新建的文本對話框里編寫仿真程序。

②待編寫完仿真程序后，選擇菜單“File”→“SaveAs”，在出現(xiàn)的“保存文本”對話框的“文件名”中輸入lab8_tp.v，然后點擊“保存”按鈕。③在ISEProjectNavigator里，選擇菜單“Project”→“AddSource”，指向上一步驟保存的lab8_tp.v文件夾目錄，選擇lab8_tp.v文件，點擊“打開”。在彈出的“AddingSourceFiles…”對話框里，點擊“OK”按鈕，如圖T8.11所示。圖T8.11添加仿真文件④在工程項目的“Sources”窗口里，確?！癝ourcesfor”的選項為“BehavioralSimulation”。

⑤在工程項目的“Sources”窗口里，選中工程的頂層文件lab8_tp.v(注意這很關(guān)鍵，不然仿真的波形出不來)，然后展開工程的資源操作窗口(Processes)中的“ModelSimSimulator”選項，雙擊“SimulateBehavioralModel”，進(jìn)入“ModelSimSE6.2b”仿真環(huán)境。

⑥按照相關(guān)步驟，最后仿真出來的參考波形如圖T8.12所示。圖T8.12時序波形

(4)分配管腳，并完成布線，生成下載的二進(jìn)制文件。

具體步驟如下：

①在工程項目的“Sources”窗口中，確?！癝ourcesfor”選擇了“Synthesis/Implementation”選項。此時單擊工程項目的頂層文件lab8.v。在工程項目的資源操作窗口(Processes)中，展開“UserConstraints”，并雙擊“AssignPackagePins”。在隨后出現(xiàn)的“ProjectNavigator”對話框里，點擊“Yes”按鈕。

②在XilinxPACE中瀏覽“DesignObjectList-I/OPins”窗口，在Loc中輸入對應(yīng)的管腳。圖T8.13為配置好的此實驗的管腳圖表。圖T8.13參考“l(fā)ab8_ucf.txt”文件配置管腳③在XilinxPACE窗口中，選擇“File”→“Save”。在出現(xiàn)的“BusDelimiter”對話框中，以默認(rèn)的“XSTDefault”形式，點擊“OK”按鈕。

④關(guān)閉XilinxPACE窗口。在工程項目的資源操作窗口(Processes)中雙擊“ImplementDesign”，進(jìn)行布局布線并生成jed下載文件，如圖T8.14所示。圖T8.14進(jìn)行布局布線注意：布局布線完成后，如有錯誤出現(xiàn)，請查看芯片類型和管腳配置是否正確。

(5)接通板卡電源和JATG下載線，并下載jed程序到板卡上進(jìn)行測試。

具體步驟如下：

①用JTAG-USB下載線或并口JTAG下載線將PC機與EZBoard板卡JTAG接口連接起來。

②展開“GenerateProgrammingFile”，雙擊“ConfigureDevice(iMPACT)”，如圖T8.15所示。在出現(xiàn)“iMPACT-WelcometoiMPACT”對話框后，選“Finish”按鈕。圖T8.15啟動iMPACT③在出現(xiàn)為xc95144xl芯片選擇對應(yīng)的下載程序時，選lab8.jed，點擊“Open”按鈕。如圖T8.16所示。圖T8.16選擇下載jed文件④選擇完對應(yīng)的下載jed文件