第3章存儲(chǔ)器系統(tǒng)教學(xué)幻燈片

第3章存儲(chǔ)器系統(tǒng)與存儲(chǔ)器3.1存儲(chǔ)器系統(tǒng)概述3.2主存儲(chǔ)器3.3半導(dǎo)體隨機(jī)讀寫(xiě)存儲(chǔ)器

3.4非易失性半導(dǎo)體存儲(chǔ)器

3.5主存儲(chǔ)器的控制與組成

3.6高速緩沖存儲(chǔ)器3.7高速緩沖存儲(chǔ)器（Cache）

3.1存儲(chǔ)器系統(tǒng)概述3.1.1概述3.1.2

存儲(chǔ)器分類(lèi)3.1.3

存儲(chǔ)器的層次結(jié)構(gòu)3.1.1概述存儲(chǔ)器分為主存和輔存。主存用來(lái)存放當(dāng)前正在運(yùn)行的程序和數(shù)據(jù)，速度高而存儲(chǔ)容量較小。輔存用來(lái)存放當(dāng)前暫時(shí)不用的程序和數(shù)據(jù)，需要時(shí)再成批地調(diào)入主存，存儲(chǔ)容量大而速度較低。存儲(chǔ)系統(tǒng)：存儲(chǔ)器硬件設(shè)備和管理存儲(chǔ)器的軟硬件一起的合稱。存儲(chǔ)器分類(lèi)表靜態(tài)存儲(chǔ)器存儲(chǔ)器主存儲(chǔ)器高速緩沖存儲(chǔ)器隨機(jī)存儲(chǔ)器只讀存儲(chǔ)器磁盤(pán)磁帶光盤(pán)不可改寫(xiě)ROM一次可改寫(xiě)ROM（PROM）可擦除可編程只讀存儲(chǔ)器EPROM）多次電可改寫(xiě)ROM（EEPROM）掩膜型只讀存儲(chǔ)器（MROM）快擦型存儲(chǔ)器（Flash-memory）輔助存儲(chǔ)器動(dòng)態(tài)存儲(chǔ)器3.1.3存儲(chǔ)器的層次結(jié)構(gòu)問(wèn)題的提出速度越快，每位價(jià)格就越高；容量越大，每位價(jià)格就越低；容量越大，速度越慢。解決容量和速度矛盾的辦法應(yīng)用了訪問(wèn)局部性原理，把存儲(chǔ)體系設(shè)計(jì)成為層次化的結(jié)構(gòu)以滿足使用要求。 在這個(gè)層次化存儲(chǔ)系統(tǒng)中，一般由高速緩存(Cache)、主存(內(nèi)存)、外存(硬盤(pán)等)組成,而不只是依賴單一的存儲(chǔ)部件或技術(shù)。CPUCache主存外存3.2主存儲(chǔ)器3.2.1主存儲(chǔ)器處于全機(jī)的中心地位

3.2.2主存儲(chǔ)器的分類(lèi)

3.2.3主存儲(chǔ)器的主要技術(shù)指標(biāo)

3.2.1主存儲(chǔ)器處于全機(jī)的中心地位（1）主存儲(chǔ)器是計(jì)算機(jī)中信息存儲(chǔ)的核心（2）內(nèi)存是CPU與外界進(jìn)行數(shù)據(jù)交換的窗口，CPU所執(zhí)行的程序和所涉及到的數(shù)據(jù)都由內(nèi)存直接提供；運(yùn)算的結(jié)果一般也要送回內(nèi)存。（3）內(nèi)存可以與CPU有機(jī)結(jié)合、達(dá)到高速、準(zhǔn)確運(yùn)算的目的。3.2.2主存儲(chǔ)器的分類(lèi)

1半導(dǎo)體存儲(chǔ)器的特點(diǎn)速度高，體積小，功耗低，價(jià)格便宜，可靠性高，使用方便。其主要缺點(diǎn)是信息易失，即斷電時(shí)不能保存信息2半導(dǎo)體存儲(chǔ)器的分類(lèi)（1）隨機(jī)存儲(chǔ)器（RandomAccessMemory，簡(jiǎn)稱RAM）（2）只讀存儲(chǔ)器（Read-OnlyMemory，簡(jiǎn)稱ROM）

3.2.3主存儲(chǔ)器的技術(shù)指標(biāo)位/秒，字節(jié)/秒數(shù)據(jù)傳輸速率技術(shù)指標(biāo)單位時(shí)間里存儲(chǔ)器所存取的信息量,存儲(chǔ)器帶寬ｎｓ主存的速度連續(xù)啟動(dòng)兩次操作所需間隔的最小時(shí)間存儲(chǔ)周期ｎｓ主存的速度啟動(dòng)到完成一次存儲(chǔ)器操作所經(jīng)歷的時(shí)間存取時(shí)間字?jǐn)?shù)，字節(jié)數(shù)存儲(chǔ)空間的大小在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)存儲(chǔ)容量單位表現(xiàn)含義指標(biāo)3.3半導(dǎo)體隨機(jī)讀寫(xiě)存儲(chǔ)器

3.3.1靜態(tài)MOS存儲(chǔ)器（SRAM)3.3.2

動(dòng)態(tài)MOS存儲(chǔ)器（DRAM）3.3.3DRAM的研制與發(fā)展

3.3.1靜態(tài)MOS存儲(chǔ)器

（RAM）工藝雙極型MOS型TTL型ECL型速度很快、功耗大、容量小電路結(jié)構(gòu)PMOSNMOSCMOS功耗小、容量大工作方式靜態(tài)MOS動(dòng)態(tài)MOS存儲(chǔ)信息原理靜態(tài)存儲(chǔ)器SRAM動(dòng)態(tài)存儲(chǔ)器DRAM（雙極型、靜態(tài)MOS型）：依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機(jī)制存儲(chǔ)信息。（動(dòng)態(tài)MOS型）：依靠電容存儲(chǔ)電荷的原理存儲(chǔ)信息。功耗較大,速度快,作Cache。功耗較小,容量大,速度較快,作主存。（靜態(tài)MOS除外）3.1.1靜態(tài)MOS存儲(chǔ)單元1.六管單元（1）組成T1、T3：MOS反相器Vcc觸發(fā)器T3T1T4T2T2、T4：MOS反相器T5T6T5、T6：控制門(mén)管ZZ：字線，選擇存儲(chǔ)單元位線，完成讀/寫(xiě)操作WWW、W：（2）定義“0”：T1導(dǎo)通，T2截止；“1”：T1截止，T2導(dǎo)通。（3）工作T5、T6Z：加高電平，高、低電平，寫(xiě)1/0。（4）保持只要電源正常，保證向?qū)ü芴峁╇娏?，便能維持一管導(dǎo)通，另一管截止的狀態(tài)不變，∴稱靜態(tài)。VccT3T1T4T2T5T6ZWW導(dǎo)通，選中該單元。寫(xiě)入：在W、W上分別加讀出：根據(jù)W、W上有無(wú)電流，讀1/0。Z：加低電平，T5、T6截止，該單元未選中，保持原狀態(tài)。2.存儲(chǔ)芯片例.SRAM芯片2114（1K×4位）外特性：靜態(tài)單元是非破壞性讀出，讀出后不需重寫(xiě)。地址端：2114（1K×4）191018A6A5A4A3A0A1A2CSGNDVccA7A8A9D0D1D2D3WEA9～A0（入）數(shù)據(jù)端：D3～D0（入/出）控制端：片選CS=0選中芯片=1未選中芯片寫(xiě)使能WE=0寫(xiě)=1讀電源、地(2)存儲(chǔ)器的組成1．基本存儲(chǔ)單元2．存儲(chǔ)體3．地址譯碼器(1)．單譯碼(2)．雙譯碼4．片選與讀／寫(xiě)控制電路5．I/O電路6．集電極開(kāi)路或三態(tài)輸出緩沖器7．其它外圍電路存儲(chǔ)器芯片的基本結(jié)構(gòu)圖3.3半導(dǎo)體存儲(chǔ)器組成框圖

單譯碼方式雙譯碼方式3.3.2動(dòng)態(tài)MOS存儲(chǔ)單元與存儲(chǔ)芯片1.四管單元（1）組成T1、T2：記憶管C1、C2：柵極電容T3、T4：控制門(mén)管Z：字線位線W、W：（2）定義“0”：T1導(dǎo)通，T2截止“1”：T1截止，T2導(dǎo)通T1T2T3T4ZWWC1C2（C1有電荷，C2無(wú)電荷）；（C1無(wú)電荷，C2有電荷）。（3）工作Z：加高電平，T3、T4導(dǎo)通，選中該單元。2.單管單元（1）組成（4）保持T1T2T3T4ZWWC1C2寫(xiě)入：在W、W上分別加高、低電平，寫(xiě)1/0。讀出：W、W先預(yù)充電至再根據(jù)W、W上有無(wú)電流，高電平，斷開(kāi)充電回路，讀1/0。Z：加低電平，T3、T4截止，該單元未選中，保持原狀態(tài)。需定期向電容補(bǔ)充電荷（動(dòng)態(tài)刷新），∴稱動(dòng)態(tài)。四管單元是非破壞性讀出，讀出過(guò)程即實(shí)現(xiàn)刷新。C：記憶單元CWZTT：控制門(mén)管Z：字線W：位線3.存儲(chǔ)芯片（2）定義（4）保持寫(xiě)入：Z加高電平，T導(dǎo)通，在W上加高/低電平，寫(xiě)1/0。讀出：W先預(yù)充電，根據(jù)W線電位的變化，讀1/0。斷開(kāi)充電回路。Z：加低電平，T截止，該單元未選中，保持原狀態(tài)。單管單元是破壞性讀出，讀出后需重寫(xiě)?！?”：C無(wú)電荷，電平V0（低）CWZT外特性：“1”：C有電荷，電平V1（高）（3）工作Z加高電平，T導(dǎo)通，例.DRAM芯片2164（64K×1位）地址端：2164（64K×1）18916GNDCASDoA6A3A4A5A7A7～A0（入）數(shù)據(jù)端：Di（入）控制端：片選寫(xiě)使能WE=0寫(xiě)=1讀電源、地空閑/刷新DiWERASA0A2A1Vcc分時(shí)復(fù)用，提供16位地址。Do（出）行地址選通RAS列地址選通CAS：=0時(shí)A7～A0為行地址高8位地址：=0時(shí)A7～A0為列地址低8位地址1腳未用，或在新型號(hào)中用于片內(nèi)自動(dòng)刷新。(3)動(dòng)態(tài)MOS存儲(chǔ)器組成動(dòng)態(tài)存儲(chǔ)器的組成方法，與靜態(tài)存儲(chǔ)器的組成方法基本相同，但其外圍電路的組織要比靜態(tài)存儲(chǔ)器復(fù)雜得多，這是因?yàn)椋?．動(dòng)態(tài)存儲(chǔ)器需要刷新電路。2．需要時(shí)序控制電路協(xié)調(diào)讀/寫(xiě)周期的各個(gè)操作。3．地址線是分時(shí)復(fù)用的，行地址和列地址由多路轉(zhuǎn)換電路按一定的時(shí)序送入。（2）Intel2174A動(dòng)態(tài)RAM芯片圖7-15Intel2164A內(nèi)部結(jié)構(gòu)示意圖

Intel2174A引腳與邏輯符號(hào)(a)引腳；(b)邏輯符號(hào)7.4只讀存儲(chǔ)器(ROM)

ROM即使掉電，所存儲(chǔ)的內(nèi)容也不會(huì)丟，所以屬于非易失性存儲(chǔ)器。根據(jù)半導(dǎo)體制造工藝進(jìn)行分類(lèi)

1．掩膜式只讀存儲(chǔ)器(MROM)

2．可編程只讀存儲(chǔ)器(PROM)

3．可擦除、可再編程的只讀存儲(chǔ)器PROM

7.4.1．掩膜式只讀存儲(chǔ)器(MROM)圖7-17掩膜式ROM示意圖

信息是在制造過(guò)程中寫(xiě)入的。一般用于存放固定程序而且生產(chǎn)批量較大的產(chǎn)品。2．可編程只讀存儲(chǔ)器(PROM)圖7-18PROM存儲(chǔ)電路示意圖

用戶在使用前根據(jù)自己的需要一次性寫(xiě)入信息，寫(xiě)入后只能讀出、不能修改的存儲(chǔ)器。3、可擦除、可再編程的只讀存儲(chǔ)器PROM目前，根據(jù)擦除芯片內(nèi)已有信息的方法不同，可擦除、可再編程ROM可分為兩種類(lèi)型：紫外線擦除PROM(簡(jiǎn)稱EPROM)電擦除PROM(簡(jiǎn)稱EEPROM或E2PROM)(1)EPROM和E2PROM簡(jiǎn)介(a)?SIMOS管結(jié)構(gòu)；(b)?SIMOSEPROM元件電路

圖7-19SIMOS型EPROM

3．5閃速存儲(chǔ)器90年代英特爾公司發(fā)明的閃速存儲(chǔ)器是一種高密度、非易失性的讀／寫(xiě)半導(dǎo)體存儲(chǔ)器，它突破了傳統(tǒng)的存儲(chǔ)器體系，改善了現(xiàn)有存儲(chǔ)器的特性，因而是一種全新的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器的存儲(chǔ)元電路是在CMOS單晶體管EPROM存儲(chǔ)元基礎(chǔ)上制造的，因此它具有非易失性。不同的是，EPROM通過(guò)紫外光照射進(jìn)行擦除，而閃速存儲(chǔ)器則是在EPROM溝道氧化物處理工藝中特別實(shí)施了電擦除和編程次數(shù)能力的設(shè)計(jì)。通過(guò)先進(jìn)的設(shè)計(jì)和工藝，閃速存儲(chǔ)器實(shí)現(xiàn)了優(yōu)于傳統(tǒng)EPROM的性能。

閃速存儲(chǔ)器具有以下一些明顯的特點(diǎn)：

固有的非易失性SRAM和DRAM斷電后保存的信息隨即丟失，為此SRAM需要備用電池來(lái)確保數(shù)據(jù)存留，而DRAM需要磁盤(pán)作為后援存儲(chǔ)器。由于閃速存儲(chǔ)器具有可靠的非易失性，它是一種理想的存儲(chǔ)器。

廉價(jià)的高密度

不計(jì)SRAM電池的額外花費(fèi)和占用空間，1M位閃速存儲(chǔ)器的位成本比SRAM低一半以上，而16M位閃速存儲(chǔ)器的位成本更低。相同存儲(chǔ)器容量的閃速存儲(chǔ)器和DRAM相比，位成本基本相近，但閃速存儲(chǔ)器節(jié)省了后援存儲(chǔ)器(磁盤(pán))的額外費(fèi)用和空間。

可直接執(zhí)行

閃速存儲(chǔ)器直接與CPU連接，由于省去了從磁盤(pán)到RAM的加載步驟，工作速度僅取決于閃速存儲(chǔ)器的存取時(shí)間。例如120ns的讀出時(shí)間使CPU實(shí)現(xiàn)了無(wú)等待時(shí)間，用戶可充分享受程序和文件的高速存取。

固態(tài)性能

閃速存儲(chǔ)器是一種低功耗、高密度且沒(méi)有機(jī)電移動(dòng)裝置的半導(dǎo)體技術(shù)，因而特別適合于便攜式等微型計(jì)算機(jī)系統(tǒng)，使它成為替代磁盤(pán)的一種理想工具。

3.5主存儲(chǔ)器的控制與組成

1、存儲(chǔ)器芯片與CPU的連接2、存儲(chǔ)器芯片的擴(kuò)展3、存儲(chǔ)器的讀、寫(xiě)周期4、

主存儲(chǔ)器組成實(shí)例

3.5.1存儲(chǔ)器芯片與CPU的連接存儲(chǔ)器芯片與CPU之間的連接，實(shí)質(zhì)上就是其與系統(tǒng)總線的連接，包括：

地址線的連接；

數(shù)據(jù)線的連接；

控制線的連接；在連接中要考慮的問(wèn)題(1)CPU總線的負(fù)載能力(2)CPU的時(shí)序和存儲(chǔ)器的存取速度之間的配合問(wèn)題(3)存儲(chǔ)器的地址分配和片選問(wèn)題(4)控制信號(hào)的連接3.5.2存儲(chǔ)器芯片容量的擴(kuò)展

(1)存儲(chǔ)器芯片的位擴(kuò)充

指用多個(gè)存儲(chǔ)器器件對(duì)字長(zhǎng)進(jìn)行擴(kuò)充。位擴(kuò)展的一般方法是：（1）在給定的芯片中選擇合適的芯片，并確定使用數(shù)量；（2）將選中芯片的地址線、讀寫(xiě)線、片選線對(duì)應(yīng)連接；（3）將數(shù)據(jù)線單獨(dú)連接，拼接成要求的數(shù)據(jù)寬度。

例1用1K×4的2114芯片構(gòu)成lK×8的存儲(chǔ)器系統(tǒng)。分析：

由于每個(gè)芯片的容量為1K，故滿足存儲(chǔ)器系統(tǒng)的容量要求。但由于每個(gè)芯片只能提供4位數(shù)據(jù)，故需用2片這樣的芯片，它們分別提供4位數(shù)據(jù)至系統(tǒng)的數(shù)據(jù)總線，以滿足存儲(chǔ)器系統(tǒng)的字長(zhǎng)要求。

用2114組成1K×8的存儲(chǔ)器連線

(2)存儲(chǔ)器芯片的字?jǐn)U充

字?jǐn)U展是指增加存儲(chǔ)器字的數(shù)量，

（1）在給定的芯片中選擇合適的芯片，并確定使用數(shù)量；（2）將選中芯片的低位地址線、讀寫(xiě)線、數(shù)據(jù)線對(duì)應(yīng)連接；（3）用高位地址線譯碼，將輸出接至各芯片的片選端。例2用2K×8的2716Ａ存儲(chǔ)器芯片組成8K×8的存儲(chǔ)器系統(tǒng)。分析：由于每個(gè)芯片的字長(zhǎng)為8位，故滿足存儲(chǔ)器系統(tǒng)的字長(zhǎng)要求。但由于每個(gè)芯片只能提供2K個(gè)存儲(chǔ)單元，所以需要用4片這樣的芯片，以滿足存儲(chǔ)器系統(tǒng)的容量要求。

用2716組成8K×8的存儲(chǔ)器連線

(3)同時(shí)進(jìn)行位擴(kuò)充與字?jǐn)U充

字、位擴(kuò)展是指既增加存儲(chǔ)字的數(shù)量，又增加存儲(chǔ)字長(zhǎng)。如果已有芯片m×n若干塊，現(xiàn)在要擴(kuò)展為M×N（設(shè)M>m，N>n）容量的存儲(chǔ)器，則字位擴(kuò)展共需要m×n的芯片數(shù)量為：C=(M/m)×(N/n)字位擴(kuò)展的一般方法：（1）選擇芯片先進(jìn)行位擴(kuò)展，擴(kuò)展成“組”，使得“組”的字長(zhǎng)達(dá)到要求的字長(zhǎng)；（2）再用“組”進(jìn)行字?jǐn)U展，按照字?jǐn)U展的方法將字?jǐn)?shù)增加到目標(biāo)字?jǐn)?shù)。例3用1K×4的2114芯片組成2K×8的存儲(chǔ)器系統(tǒng)。

分析：由于芯片的字長(zhǎng)為4位，因此首先需用采用位擴(kuò)充的方法，用兩片芯片組成1K×8的存儲(chǔ)器。再采用字?jǐn)U充的方法來(lái)擴(kuò)充容量，使用兩組經(jīng)過(guò)上述位擴(kuò)充的芯片組來(lái)完成。

用2114組成2K×8的存儲(chǔ)器連線

3、存儲(chǔ)器的讀、寫(xiě)周期

讀周期:讀周期與讀出時(shí)間是兩個(gè)不同的概念。讀出時(shí)間是從給出有效地址到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所讀出的數(shù)據(jù)信息所經(jīng)歷的時(shí)間。讀周期時(shí)間則是存儲(chǔ)片進(jìn)行兩次連續(xù)讀操作時(shí)所必須間隔的時(shí)間，它總是大于或等于讀出時(shí)間。寫(xiě)周期:要實(shí)現(xiàn)寫(xiě)操作，要求片選和寫(xiě)命令信號(hào)都為低，并且信號(hào)與信號(hào)相“與”的寬度至少應(yīng)為tW。

4．主存儲(chǔ)器組成實(shí)例

采用W4006AF構(gòu)成的80386主存儲(chǔ)器3.5.2存儲(chǔ)控制動(dòng)態(tài)MOS隨機(jī)存儲(chǔ)器必須刷新，需要增設(shè)附加電路包括刷新計(jì)數(shù)器、刷新/訪存裁決、刷新邏輯、以及讀/寫(xiě)控制邏輯。存儲(chǔ)器的刷新操作是按行進(jìn)行的。刷新時(shí)只加行地址，不加列地址。設(shè)存儲(chǔ)器存取周期為500ns，刷新間隔為2ms。在2ms內(nèi)可安排4000個(gè)存取周期。至少要用128個(gè)周期進(jìn)行刷新。圖3-16集中刷新方式

在2ms內(nèi)可安排4000個(gè)存取周期，其中必須用128個(gè)周期進(jìn)行刷新，使芯片中256行依次刷新一次。3872個(gè)周期可用于正常讀/寫(xiě)，死區(qū)”為64μs，占整個(gè)周期的3.2％。

存儲(chǔ)器周期被分成兩個(gè)階段，第一階段用于正常讀/寫(xiě)操作或處于保持狀態(tài)，后一階段進(jìn)行一次刷新，如果芯片存取時(shí)間為500ns，則存儲(chǔ)器周期應(yīng)為1μs。在2ms內(nèi)將進(jìn)行2000次刷新操作。

圖3-17分散刷新方式

異步刷新如果在2ms內(nèi)分散的把芯片各行刷新一遍，則行與行之間的刷新間隔為2ms/128=15.625μs。讓刷新控制電路每隔15μs產(chǎn)生一個(gè)刷新控制信號(hào)，而刷新期間封鎖讀/寫(xiě)請(qǐng)求，從而實(shí)現(xiàn)每隔15μs刷新一行單元的內(nèi)容。異步刷新方式把“死區(qū)”分散，縮短了可能的訪問(wèn)時(shí)間延遲，因而使用較廣。3.6高速存儲(chǔ)器

7.3.1

相聯(lián)存儲(chǔ)器

7.3.2多模塊交叉存儲(chǔ)器7.3.3雙端口存儲(chǔ)器7.3.4幾種新型存儲(chǔ)器簡(jiǎn)介加速CPU和存儲(chǔ)器之間有效傳輸?shù)奶厥獯胧?.6.1相聯(lián)存儲(chǔ)器相聯(lián)存儲(chǔ)器（CAM）是按存儲(chǔ)內(nèi)容訪問(wèn)的存儲(chǔ)器。也具有按地址訪問(wèn)的能力。工作原理：是把存儲(chǔ)單元所存的內(nèi)容的某一部分作為檢索項(xiàng)（也稱關(guān)鍵字或關(guān)鍵項(xiàng)），去檢查相聯(lián)存儲(chǔ)器，直接找到該數(shù)據(jù)并將它讀出。相聯(lián)存儲(chǔ)器的結(jié)構(gòu)和線路十分復(fù)雜，因而價(jià)格昂貴，目前僅用于存儲(chǔ)管理等容量不大的場(chǎng)合。（2）相聯(lián)存儲(chǔ)器的結(jié)構(gòu)由存儲(chǔ)體、檢索寄存器、屏蔽寄存器、匹配寄存器、比較線路、數(shù)據(jù)寄存器以及控制線路組成。

單體多字方式

當(dāng)并行的存儲(chǔ)器共用一套地址寄存器和地址譯碼器時(shí)稱為單體方式。

7.3.3多模塊交叉存儲(chǔ)器多體存儲(chǔ)器方式

多體存儲(chǔ)器是以高位地址作為模塊號(hào)，低位地址作為體內(nèi)地址，每個(gè)模塊體內(nèi)地址是連續(xù)的；

多體交叉方式

多體交叉尋址方式是以低位地址作為模塊號(hào)，高位地址作為體內(nèi)地址，各模塊間地址編號(hào)采用交叉方式。多體存儲(chǔ)器方式多體交叉方式

多模塊交叉存儲(chǔ)器的能同時(shí)從不同的模塊中讀出數(shù)據(jù)

圖7-31四模塊交叉存儲(chǔ)器結(jié)構(gòu)框圖

圖7-32流水線方式存取示意圖

3.6.3雙端口存儲(chǔ)器雙端口存儲(chǔ)器是指同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫(xiě)控制線路,是一種高速工作的存儲(chǔ)器。它提供了兩個(gè)相互獨(dú)立的端口，即左端口右端口。它們分別具有各自的地址線、數(shù)據(jù)線和控制線，可以對(duì)存儲(chǔ)器中任何位置上的數(shù)據(jù)進(jìn)行獨(dú)立的存取操作。當(dāng)兩個(gè)端口的地址不相同時(shí)，在兩個(gè)端口上進(jìn)行讀寫(xiě)操作，一定不會(huì)發(fā)生沖突。當(dāng)任一端口被選中驅(qū)動(dòng)時(shí)，就可對(duì)整個(gè)存儲(chǔ)器進(jìn)行存取，每一個(gè)端口都有自己的片選控制和輸出驅(qū)動(dòng)控制。當(dāng)兩個(gè)端口同時(shí)存取存儲(chǔ)器同一存儲(chǔ)單元時(shí)，便發(fā)生讀寫(xiě)沖突。為解決此問(wèn)題，特設(shè)置了BUSY標(biāo)志。由片上的判斷邏輯決定對(duì)哪個(gè)端口優(yōu)先進(jìn)行讀寫(xiě)操作，而暫時(shí)關(guān)閉另一個(gè)被延遲的端口。3.7高速緩沖存儲(chǔ)器3.7.1高速緩沖存儲(chǔ)器組織3.7.2高速緩沖存儲(chǔ)器調(diào)度與替換7.4.1高速緩沖存儲(chǔ)器組織1．

問(wèn)題的提出

計(jì)算機(jī)系統(tǒng)中的內(nèi)部存儲(chǔ)器通常采用動(dòng)態(tài)RAM構(gòu)成，具有價(jià)格低，容量大的特點(diǎn)，但由于動(dòng)態(tài)RAM采用MOS管電容的充放電原理來(lái)表示與存儲(chǔ)信息，其存取速度相對(duì)于CPU的信息處理速度來(lái)說(shuō)較低。解決慢速的存儲(chǔ)器和高速CPU兩者速度的不匹配。

2．程序的局部性在一個(gè)較短的時(shí)間間隔內(nèi)，這種對(duì)局部范圍的存儲(chǔ)器地址的頻繁訪問(wèn)，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象，稱為程序的局部性。一般Cache采用高速的SRAM制作，其價(jià)格比主存貴，但因其容量遠(yuǎn)小于主存，因此能較好地解決速度和價(jià)格的矛盾。

Cache的讀寫(xiě)過(guò)程

（1）寫(xiě)直達(dá)法（write-through）CPU同時(shí)寫(xiě)主存和Cache。

（2）回寫(xiě)法（write-back）將CPU要寫(xiě)的信息暫時(shí)只寫(xiě)入Cache，并用標(biāo)志將該塊加以注明，直到該塊從Cache中替換出去時(shí)才一次寫(xiě)回內(nèi)存。下面來(lái)考慮一個(gè)具有2K字的高速緩存，分成128塊，每塊16個(gè)字。設(shè)主存為64K字，分成4096塊，每塊16個(gè)字。

3.7.2Cache的組織與管理1．直接映像及地址變換直接映像是將主存中的一塊唯一映像到Cache中的一塊，而Cache中的一塊要對(duì)應(yīng)主存中的若干塊。

設(shè)主存中的塊號(hào)為B、Cache塊的塊號(hào)為b，若Cache的塊數(shù)為Cb，則映像關(guān)系可以表示為：

b=BmodCb

直接映像方式如圖所示：Cache的工作過(guò)程:直接映像方式的地址變換如下圖所示：2．全相聯(lián)映像及地址變換

全相聯(lián)映像方式是主存中的任意一塊可以映像到Cache中任意的塊位置上。如果Cache的塊數(shù)為Cb，主存的塊數(shù)為Mb，則主存和Cache塊之間的映像關(guān)系共有Cb×Mb種。

全相聯(lián)映像方式如下圖所示：全相聯(lián)映像方式地址變換如下圖所示：

：3．組相聯(lián)映像及地址變換

組相聯(lián)映像方式把主存按Cache的容量分區(qū)，主存中的各區(qū)和Cache在按同樣大小劃分成數(shù)量相等的組，組內(nèi)再劃分成塊，主存的組到Cache的組之間采用直接映像方式，對(duì)應(yīng)組內(nèi)各塊之間采用全相聯(lián)映像方式。(3)組相聯(lián)映象 組相聯(lián)映象方式是全相聯(lián)映象和直接映象的一種折衷方案。這種方法將存儲(chǔ)空間分成若干組，各組之間是直接映象，而組內(nèi)各塊之間則是全相聯(lián)映象。如圖7-37所示，在組相聯(lián)映象方式下，主存中存儲(chǔ)塊的數(shù)據(jù)可調(diào)入Cache中一個(gè)指定組內(nèi)的任意塊中。它是上述兩種映象方式的一般形式，如果組的大小為1時(shí)就變成了直接映象；如果組的大小為整個(gè)Cache的大小時(shí)就變成了全相聯(lián)映象。

圖7-37組相聯(lián)映像示意圖3.2.1替換策略常用的兩種替換策略是：先進(jìn)先出(FIFO)策略和近期最少使用(LRU)策略。(1)先進(jìn)先出(FIFO)策略FIFO（FirstInFirstOut）策略總是把一組中最先調(diào)入Cache存儲(chǔ)器的字塊替換出去，它不需要隨時(shí)記錄各個(gè)字塊的使用情況，所以實(shí)現(xiàn)容易，開(kāi)銷(xiāo)小。但其缺點(diǎn)是可能把一些需要經(jīng)常使用的程序（如循環(huán)程序）塊也作為最早進(jìn)入Cache的塊而被替換出去。

(2)近期最少使用(LRU)策略LRU(LeastRecentlyUsed)策略是把一組中近期最少使用的字塊替換出去，這種替換策略需隨時(shí)記錄Cache存儲(chǔ)器中各個(gè)字塊的使用情況，以便確定哪個(gè)字塊是近期最少使用的字塊。LRU替換策略的平均命中率比FIFO要高，并且當(dāng)分組容量加大時(shí)，能提高該替換策略的命中率。

3.7.3．PIII中采用的Cache技術(shù)PentiumIII也是基于PentiumPro結(jié)構(gòu)為核心，它具有32kB非鎖定L1Cache和512kB非鎖定L2Cache。L2可擴(kuò)充到1～2MB，具有更合理的內(nèi)存管理，可以有效地對(duì)大于L2緩存的數(shù)據(jù)塊進(jìn)行處理，使CPU、Cache和主存存取更趨合理，提高了系統(tǒng)整體性能。在執(zhí)行視頻回放和訪問(wèn)大型數(shù)據(jù)庫(kù)時(shí)，高效率的高速緩存管理使PIII避免了對(duì)L2Cache的不必要的存取。由于消除了緩沖失敗，多媒體和其它對(duì)時(shí)間敏感的操作性能更高了。對(duì)于可緩存的內(nèi)容，PIII通過(guò)預(yù)先讀取期望的數(shù)據(jù)到