嵌入式系統(tǒng)及應(yīng)用-第3章基于ARM的嵌入式系統(tǒng)外網(wǎng)硬件設(shè)計(jì)資料講解

第三章基于ARM的嵌入式系統(tǒng)外圍硬件設(shè)計(jì)核心內(nèi)容嵌入式處理器系統(tǒng)硬件設(shè)計(jì)嵌入式存儲(chǔ)器系統(tǒng)設(shè)計(jì)外圍通訊接口設(shè)計(jì)3.1嵌入式處理器系統(tǒng)硬件設(shè)計(jì)芯片選型原則電源模塊設(shè)計(jì)時(shí)鐘模塊設(shè)計(jì)復(fù)位電路設(shè)計(jì)二、電源模塊設(shè)計(jì)

S3C2410X的電源引腳主要有：VDDalive引腳給處理器復(fù)位模塊和端口寄存器提供1.8V電壓；VDDi和VDDiarm為處理器內(nèi)核提供1.8V電壓；VDDi_MPLL為MPLL提供1.8V模擬電源和數(shù)字電源；VDDi_UPLL為UPLL提供1.8V模擬電源和數(shù)字電源；VDDOP和VDDMOP分別為處理器端口和處理器存儲(chǔ)器端口提供3.3V電壓；VDDA_ADC為處理器內(nèi)的ADC系統(tǒng)提供3.3V電壓；VDDRTC為時(shí)鐘電路提供1.8V電壓，該電壓在系統(tǒng)掉電后仍需維持。三、時(shí)鐘模塊設(shè)計(jì)

時(shí)鐘管理模塊時(shí)鐘管理模塊為各個(gè)外圍模塊提供時(shí)鐘，在不使用某個(gè)單元時(shí)關(guān)閉其時(shí)鐘以降低功耗。主時(shí)鐘來源可以使用外部的晶振或外部時(shí)鐘。時(shí)鐘發(fā)生器有一個(gè)振蕩器（振蕩放大）連接到外部的晶體上。ARM微處理器內(nèi)核中有一個(gè)可控頻率的時(shí)鐘源PLL把低頻振蕩器的輸出作為自己的輸入，產(chǎn)生所需的高頻信號(hào)。時(shí)鐘發(fā)生模塊有一個(gè)邏輯電路，用來在復(fù)位后或各種模式下產(chǎn)生穩(wěn)定的時(shí)鐘頻率。其他的時(shí)鐘均來自核內(nèi)部的PLL。晶振電路設(shè)計(jì)

S3C2410X的時(shí)鐘模式

OM3OM2S10-5S10-4S10-1時(shí)鐘模式00ONONONMPLL:晶振UPLL:晶振01ONOFFOFFMPLL:晶振UPLL:時(shí)鐘10OFFONOFFMPLL:時(shí)鐘UPLL:晶振11OFFOFFOFFMPLL:時(shí)鐘UPLL:時(shí)鐘外部晶振電路

四、復(fù)位電路設(shè)計(jì)

硬件復(fù)位（RESET引腳）Watchdog軟件復(fù)位系統(tǒng)復(fù)位電路3.2嵌入式存儲(chǔ)器系統(tǒng)設(shè)計(jì)

Flash接口電路設(shè)計(jì)SDRAM接口電路設(shè)計(jì)存儲(chǔ)器的分類

在復(fù)雜的嵌入式系統(tǒng)中，存儲(chǔ)器系統(tǒng)的組織結(jié)構(gòu)按作用可以劃分為4級(jí)：寄存器、cache、主存儲(chǔ)器和輔助存儲(chǔ)器，如下圖所示。當(dāng)然，對于簡單的嵌入式系統(tǒng)來說，沒有必要把存儲(chǔ)器系統(tǒng)設(shè)計(jì)成4級(jí)，最簡單的只需寄存器和主存儲(chǔ)器即可。輔助存儲(chǔ)器主存儲(chǔ)器cache寄存器

存儲(chǔ)器根據(jù)其存取方式分成兩類：隨機(jī)存儲(chǔ)器（RAM）和只讀存儲(chǔ)器（ROM）。RAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器。隨機(jī)存儲(chǔ)器又分為兩大類：·靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）·動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）

只讀存儲(chǔ)器（ROM）通常又分成EPROM、EEPROM和閃存（Flash）。目前，閃存作為只讀存儲(chǔ)器在嵌入式系統(tǒng)中被大量采用，閃存使用標(biāo)準(zhǔn)電壓既可擦寫和編程，因此，閃存在標(biāo)準(zhǔn)電壓的系統(tǒng)內(nèi)就可進(jìn)行編程寫入。NOR和NAND是現(xiàn)在市場上兩種主要的非易失閃存技術(shù)。NANDFlash和NORFlash比較1988年，Intel首先開發(fā)出NORFlash技術(shù)；1989年，東芝公司發(fā)表了NANDFlash結(jié)構(gòu)的存儲(chǔ)器。NANDFlash和NORFlash比較，有以下特點(diǎn)：NORFlash的讀取速度比NANDFlash稍快一些，NANDFlash的擦除和寫入速度比NORFlash快很多。Flash芯片在寫入操作時(shí)，需要先進(jìn)行擦除操作。NANDFlash的擦除單元更小,因此相應(yīng)的擦除電路更少。

接口方面它們也有差別，NORFlash帶有SRAM接口,有足夠的地址引腳來尋址,可以很容易地存取其內(nèi)部的每一個(gè)字節(jié)，可以像其他SRAM存儲(chǔ)器那樣與微處理器連接；NANDFlash器件使用復(fù)雜的I/O口來串行地存取數(shù)據(jù),各個(gè)產(chǎn)品或廠商的方法還各不相同，因此，與微處理器的接口復(fù)雜。NANDFlash讀和寫操作采用512字節(jié)的塊,這一點(diǎn)類似硬盤管理操作,很自然地,基于NANDFlash的存儲(chǔ)器就可以取代硬盤或其他塊設(shè)備。存儲(chǔ)系統(tǒng)地址分配方法微處理器與隨機(jī)存儲(chǔ)器接口的信號(hào)線一般有：片選信號(hào)線CE用于選中該芯片。若CE=0時(shí)，該芯片的數(shù)據(jù)引腳被啟用；若CE=1時(shí)，該芯片的數(shù)據(jù)引腳被禁止，對外呈高阻狀態(tài)。讀/寫控制信號(hào)線控制芯片數(shù)據(jù)引腳的傳送方向。若是讀有效，則數(shù)據(jù)引腳的方向是向外的，CPU從其存儲(chǔ)單元讀出數(shù)據(jù)；若是寫有效，則數(shù)據(jù)引腳的方向是向內(nèi)的，CPU向其存儲(chǔ)單元寫入數(shù)據(jù)。地址線用于指明讀/寫單元的地址。地址線是多根，應(yīng)與芯片內(nèi)部的存儲(chǔ)容量相匹配。數(shù)據(jù)線雙向信號(hào)線，用于數(shù)據(jù)交換。數(shù)據(jù)線上的數(shù)據(jù)傳送方向由讀/寫控制信號(hào)線控制。一個(gè)典型的微處理器與SRAM存儲(chǔ)器接口電路如圖所示

CPUSRAMCE(片選）讀/寫地址數(shù)據(jù)動(dòng)態(tài)隨機(jī)存儲(chǔ)器的接口

DRAM中的存儲(chǔ)單元內(nèi)容在通電狀態(tài)下隨著時(shí)間的推移會(huì)丟失，因而，其存儲(chǔ)單元需要定期的刷新。CPU與其接口的信號(hào)線除了有與SRAM相同的信號(hào)線外，還有RAS（行地址選擇）信號(hào)線和CAS（列地址選擇）信號(hào)線。需要這些信號(hào)的原因是可以減少芯片地址引腳數(shù)（這樣只需要一半地址引腳），并且方便刷新操作。S3C2410的存儲(chǔ)系統(tǒng)S3C2410芯片采用的是ARM920T核，地址空間總共為4GB，其中，1GB地址空間用于支持外部存儲(chǔ)器的連接，另外的空間有一小部分用于I/O端口或部件的尋址，其他的地址空間沒有用到。S3C2410芯片外部可尋址的存儲(chǔ)空間是1GB，被分成8個(gè)存儲(chǔ)塊，每塊128MB。S3C2410存儲(chǔ)空間分配圖

S3C2410存儲(chǔ)空間說明

0號(hào)存儲(chǔ)塊可以外接SRAM類型的存儲(chǔ)器或者具有SRAM接口特性的ROM存儲(chǔ)器（如NORFlash），其數(shù)據(jù)總線寬度應(yīng)設(shè)定為16位或32位中的一種。當(dāng)0號(hào)存儲(chǔ)塊作為ROM區(qū)，完成引導(dǎo)裝入工作時(shí)（從0x00000000啟動(dòng)），0號(hào)存儲(chǔ)塊的總線寬度應(yīng)在第一次訪問ROM前根據(jù)OM1、OM0在復(fù)位時(shí)的邏輯組合來確定OM1、OM0邏輯組合的作用

OM1OM0引導(dǎo)ROM數(shù)據(jù)的寬度00NANDFlash模式0116位1032位11測試模式

1號(hào)存儲(chǔ)塊到5號(hào)存儲(chǔ)塊也可以外接SRAM類型的存儲(chǔ)器或者具有SRAM接口特性的ROM存儲(chǔ)器（如NORFlash），其數(shù)據(jù)總線寬度應(yīng)設(shè)定為8位、16位或32位。6號(hào)存儲(chǔ)塊、7號(hào)存儲(chǔ)塊可以外接SDRAM類型的存儲(chǔ)器，它們的塊容量可改變，且7號(hào)存儲(chǔ)塊的起始地址也可改變。NORFlash接口電路設(shè)計(jì)SST39LV160是一款常見的NORFlash存儲(chǔ)器:單片存儲(chǔ)容量為16M位工作電壓為2.7V~3.6V采用TSOP-48或TFBGA-48封裝16位數(shù)據(jù)寬度僅需3.3V電壓即可完成在系統(tǒng)的編程與擦除操作。引腳類型描述A[19:0]I地址總線。在字節(jié)模式下，DQ[15]/A[-1]用作21位字節(jié)地址的最低位。DQ[15]/A[-1]I/O數(shù)據(jù)總線。在讀寫操作時(shí)提供8位或16位的數(shù)據(jù)寬度。在字節(jié)模式下，DQ[15]/A[-1]用作21位字節(jié)地址的最低位，而DQ[14:8]處于高阻狀態(tài)。DQ[14:0]三態(tài)BYTE#I模式選擇。低電平選擇字節(jié)模式，高電平選擇字模式CE#I片選信號(hào)，低電平有效。在對SST39LV160進(jìn)行讀寫操作時(shí)，該引腳必須為低電平，當(dāng)為高電平時(shí)，芯片處于高阻旁路狀態(tài)OE#I輸出使能，低電平有效。在讀操作時(shí)有效，寫操作時(shí)無效。WE#I寫使能，低電平有效。在對SST39LV160進(jìn)行編程和擦除操作時(shí)，控制相應(yīng)的寫命令。RESET#I硬件復(fù)位，低電平有效。對SST39LV160進(jìn)行硬件復(fù)位。當(dāng)復(fù)位時(shí)，SST39LV160立即終止正在進(jìn)行的操作。RY/BY#O就緒/忙狀態(tài)指示。用于指示寫或擦除操作是否完成。當(dāng)SST39LV160正在進(jìn)行編程或擦除操作時(shí)，該引腳位低電平，操作完成時(shí)為高電平，此時(shí)可讀取內(nèi)部的數(shù)據(jù)。VCC--3.3V電源VSS--接地NANDFlash接口電路設(shè)計(jì)

以K9F1208為例:存儲(chǔ)容量為64M字節(jié)數(shù)據(jù)總線寬度為8位工作電壓為2.7V~3.6V采用TSOP48封裝僅需要3.3V電壓便可完成在系統(tǒng)的編程與擦除操作引腳描述I/O[7：0]數(shù)據(jù)輸入輸出、控制命令和地址的輸入CLE命令鎖存信號(hào)ALE地址鎖存信號(hào)CE#芯片使能信號(hào)RE#讀有效信號(hào)WE#寫有效信號(hào)WP#寫保護(hù)信號(hào)R/nB就緒/忙標(biāo)志信號(hào)VCC2.7V~3.3V電源VSS接地SDRAM接口電路設(shè)計(jì)存儲(chǔ)容量為4組×16M位（8M字節(jié)）工作電壓為3.3V常見封裝為54腳TSOP兼容LVTTL接口支持自動(dòng)刷新和自刷新16位數(shù)據(jù)寬度以HY57V641620為例

引腳名稱描述CLK時(shí)鐘芯片時(shí)鐘輸入。CKE時(shí)鐘使能片內(nèi)時(shí)鐘信號(hào)控制。/CS片選禁止或使能除CLK、CKE和DQM外的所有輸入信號(hào)。BA0，BA1組地址選擇用于片內(nèi)4個(gè)組的選擇。A12～A0地址總線行地址：A12～A0，列地址：A8～A0。/RAS行地址鎖存時(shí)鐘沿和/RAS有效時(shí)鎖存行地址，允許行的訪問和改寫/CAS列地址鎖存時(shí)鐘沿和/CAS有效時(shí)鎖存列地址，允許列的訪問/WE寫使能使能寫信號(hào)和允許列改寫，/WE和/CAS有效時(shí)開始鎖存數(shù)據(jù)LDQ，UDQM數(shù)據(jù)I/O屏蔽在讀模式下控制輸出緩沖；在寫模式下屏蔽輸入數(shù)據(jù)DQ15～DQ0數(shù)據(jù)總線數(shù)據(jù)輸入輸出引腳VDD/VSS電源/地內(nèi)部電路及輸入緩沖電源/地VDDQ/VSSQ電源/地輸出緩沖電源/地NC未連接未連接3.3UART串行接口

RS232-C標(biāo)準(zhǔn)通常采用的接口是9芯D型插頭，以常用的9芯D型插頭為例引腳名稱功能描述1DCD數(shù)據(jù)載波檢測2RXD數(shù)據(jù)接收3TXD數(shù)據(jù)發(fā)送4DTR數(shù)據(jù)終端準(zhǔn)備好5GND地6DSR數(shù)據(jù)設(shè)備準(zhǔn)備好7RTS請求發(fā)送8CTS清除發(fā)送9RI振鈴指示RS-232C接口電路

3.4JTAG電路以及調(diào)試方式

JTAG引腳定義：TCK——測試時(shí)鐘輸入；TDI——測試數(shù)據(jù)輸入，數(shù)據(jù)通過TDI輸入JTAG口；TDO——測試數(shù)據(jù)輸出，數(shù)據(jù)通過TDO從JTAG口輸出；TMS——測試模式選擇，TMS用來設(shè)置JTAG口處于某種特定的測試模式；可選引腳TRST——測試復(fù)位，輸入引腳，低電平有效。

14針JTAG接口引腳

引腳名稱描述1、13VCC接電源2、4、6、8、10、14GND接地3nTRST測試系統(tǒng)復(fù)位信號(hào)5TDI測試數(shù)據(jù)串行輸入7TMS測試模式選擇9TCK測試時(shí)鐘11TDO測試數(shù)據(jù)串行輸出12NC未連接20針JTAG接口引腳

引腳名稱描述1VTref目標(biāo)板參考電壓，接電源2VCC接電源3nTRST測試系統(tǒng)復(fù)位信號(hào)4、6、8、10、12、14、16、18、20GND接地5TDI測試數(shù)據(jù)串行輸入7TMS測試模式選擇9TCK測試時(shí)鐘11RTCK測試時(shí)鐘返回信號(hào)13TDO測試數(shù)據(jù)串行輸出15nRESET目標(biāo)系統(tǒng)復(fù)位信號(hào)17、19NC未連接JTAG接口電路

定時(shí)控制部件

定時(shí)器或計(jì)數(shù)器的邏輯電路本質(zhì)上是相同的，它們之間的區(qū)別主要在用途上。它們都是主要由帶有保存當(dāng)前值的寄存器和當(dāng)前寄存器值加1或減1邏輯組成。在應(yīng)用時(shí)，定時(shí)器的計(jì)數(shù)信號(hào)是由內(nèi)部的、周期性的時(shí)鐘信號(hào)承擔(dān)，以便產(chǎn)生具有固定時(shí)間間隔的脈沖信號(hào)，實(shí)現(xiàn)定時(shí)的功能。而計(jì)數(shù)器的計(jì)數(shù)信號(hào)是由非周期性的信號(hào)承擔(dān)，通常是外部事件產(chǎn)生的脈沖信號(hào)，以便對外部事件發(fā)生的次數(shù)進(jìn)行計(jì)數(shù)。因?yàn)橥瑯拥倪壿嬰娐房捎糜谶@兩個(gè)目的，所以該功能部件通常被稱為“定時(shí)/計(jì)數(shù)器”。

定時(shí)/計(jì)數(shù)器內(nèi)部工作原理圖是以一個(gè)N位的加1或減1計(jì)數(shù)器為核心，計(jì)數(shù)器的初始值由初始化編程設(shè)置，計(jì)數(shù)脈沖的來源有兩類：系統(tǒng)時(shí)鐘和外部事件脈沖。

系統(tǒng)時(shí)鐘M分頻外部事件脈沖N位計(jì)數(shù)器=0看門狗定時(shí)器 S3C2410芯片看門狗定時(shí)器的作用是，當(dāng)系統(tǒng)程序出現(xiàn)功能錯(cuò)亂，引起系統(tǒng)程序死循環(huán)時(shí)，能中斷該系統(tǒng)程序的不正常運(yùn)行，恢復(fù)系統(tǒng)程序的正常運(yùn)行。RTC部件實(shí)時(shí)時(shí)鐘部件RTC是用于提供年、月、日、時(shí)、分、秒、星期等實(shí)時(shí)時(shí)間信息的定時(shí)部件。RTC部件可以將年、月、日、時(shí)、分、秒、星期等信息的8位數(shù)據(jù)以BCD碼格式輸出。它由外部時(shí)鐘驅(qū)動(dòng)工作，外部時(shí)鐘頻率為32.768kHz晶體。同時(shí)RTC部件還可以具有報(bào)警功能。主要特點(diǎn)年、月、日、時(shí)、分、秒、星期等信息采用BCD碼表示。閏年發(fā)生器。具有報(bào)警功能，能提供報(bào)警中斷或者系統(tǒng)在節(jié)電模式下的喚醒。擁有獨(dú)立的電源引腳（RTCVDD）。支持RTOS內(nèi)核時(shí)間片所需的毫秒計(jì)時(shí)中斷。進(jìn)位復(fù)位功能

RTC的時(shí)間片計(jì)時(shí)器用于產(chǎn)生一個(gè)中斷請求，TICNT寄存器有一個(gè)中斷使能位，和計(jì)數(shù)器中的值一起用來控制中斷。當(dāng)計(jì)數(shù)器的值變?yōu)?時(shí)，引起時(shí)間片計(jì)時(shí)中斷。中斷信號(hào)的周期用下列公式計(jì)算：周期=(n+1)/128s

預(yù)分頻器的值和頻率分解因子可由看門狗定時(shí)器的控制寄存器（WTCON）進(jìn)行編程設(shè)定。預(yù)分頻器值的可選范圍是：0～28-1。頻率分割因子可選擇的值為16，32，64，128。使用下面公式來計(jì)算看門狗定時(shí)器的計(jì)數(shù)時(shí)鐘周期： 計(jì)數(shù)時(shí)鐘周期=1/(PCLK/(預(yù)分頻器值+1)/分割因子)I/O接口嵌入式系統(tǒng)的硬件平臺(tái)是由微處理器（或微控制器）、存儲(chǔ)器、I/O端口及設(shè)備組成。I/O接口部件是嵌入式系統(tǒng)的關(guān)鍵組成部分?？刂艻/O接口部件的方式主要有：程序查詢、中斷控制、DMA方式等。中斷技術(shù)主要是用于I/O接口部件與微處理器之間進(jìn)行數(shù)據(jù)傳輸?shù)目刂?，它協(xié)調(diào)了數(shù)據(jù)傳輸?shù)碾p方的步調(diào)。S3C2410的I/O接口 S3C2410芯片共有117個(gè)輸入/輸出引腳，分屬于8個(gè)I/O端口。這8個(gè)I/O端口均為多功能端口，端口功能可以編程設(shè)置。8個(gè)I/O端口是：端口A(GPA)：有23條輸出引腳的端口。端口B(GPB)：有11條輸入/輸出引腳的端口。端口C(GPC)：有16條輸入/輸出引腳的端口。端口D(GPD)：有16條輸入/輸出引腳的端口。端口E(GPE)：有16條輸入/輸出引腳的端口。端口F(GPF)：有8條輸入/輸出引腳的端口。·端口G(GPG)：有16條輸入/輸出引腳的端口。端口H(GPH)：有11條輸入/輸出引腳的端口。

端口功能定義S3C2410芯片的每個(gè)I/O端口均是多功能的上8個(gè)I/O端口根據(jù)系統(tǒng)配置和設(shè)計(jì)的不同需求，設(shè)計(jì)者可以選擇這些I/O端口的功能。若選定某個(gè)I/O端口的功能，設(shè)計(jì)者應(yīng)在主程序運(yùn)行之前編程設(shè)置對應(yīng)的控制寄存器，從而選定所需I/O端口的功能。如果某個(gè)I/O引腳不用于特定功能的話，那么該引腳就可以設(shè)置為普通的輸入/輸出引腳。

每個(gè)端口（除了A口）均有3個(gè)寄存器用于控制其操作，一個(gè)是端口控制寄存器，用于設(shè)置其每個(gè)引腳的功能；一個(gè)是數(shù)據(jù)寄存器，用于作為普通輸入/輸出功能時(shí)的數(shù)據(jù)存儲(chǔ)器；再一個(gè)是上拉控制寄存器，控制該端口的引腳是否需要接上拉電阻。實(shí)例使用端口E、端口F作為普通I/O接口用，其中端口E的GPE3位輸出控制一個(gè)LED指示燈、GPE4位輸出控制一個(gè)蜂鳴器

程序代碼如下：#include"reg2410.h"#include"isr.h"http://**端口E的GPE4用作蜂鳴器輸出控制端,//宏定義蜂鳴器的開、關(guān),高電平為鳴叫#definebeepon() {rGPEDAT=rGPEDAT|0x0010;}#definebeepoff() {rGPEDAT=rGPEDAT&0xffef;}//**端口E的GPE3用作LED輸出控制端,//宏定義LED的亮、滅,低電平為亮#defineledlight() {rGPEDAT=rGPEDAT&0xfff7;}#defineledclear() {rGPEDAT=rGPEDAT|0x0008;}//*****************************************************//**函數(shù)名：Main()//**參數(shù)：無//**返回值：無//*****************************************************

voidMain(void){INT16Utemp;//**定義變量用來判斷并口輸入是否有變化INT8Uoldportf=0xff,newportf; //**初始化端口E，使GPE4、GPE3為輸出rGPECON=((rGPECON|0x00000140)&0xfffffd7f);beepoff();//關(guān)蜂鳴器 rGPFCON=rGPFCON&0x0000;//**初始化端口F，使所有位均為輸入newportf=rGPFDAT;//**讀端口F，用于判斷輸入的變化while(1){ //**若端口F的引腳上有一位是低電平時(shí)，則蜂鳴器發(fā)聲，LED指示燈亮 if(newportf!=oldportf){ ledlight(); beepon(); Delay(3000); beepoff(); ledclear(); } }}S3C2410的I2C接口I2C總線是嵌入式系統(tǒng)中常用的網(wǎng)絡(luò)接口，它常用于將微控制器鏈接到系統(tǒng)的總線，其通信方式采用串行數(shù)據(jù)傳送，可以達(dá)到100kb/s的數(shù)據(jù)速率。是一種易實(shí)現(xiàn)、低成本、中速的嵌入式網(wǎng)絡(luò)。I2C總線協(xié)議包含了2層協(xié)議：物理層和數(shù)據(jù)鏈路層。

I2C總線只使用了兩條信號(hào)線：串行數(shù)據(jù)線（SDA）用于數(shù)據(jù)的發(fā)送和接收，串行時(shí)鐘線（SCL）用于指示什么時(shí)候數(shù)據(jù)線上是有效數(shù)據(jù)。即數(shù)據(jù)同步。

下圖是一個(gè)典型的I2C總線網(wǎng)絡(luò)物理連接結(jié)構(gòu)。網(wǎng)絡(luò)中的每一個(gè)節(jié)點(diǎn)都被連接到SCL和SDA信號(hào)線上，需要某些節(jié)點(diǎn)起到總線主控器的作用，總線上可以有多個(gè)主控器。其它節(jié)點(diǎn)響應(yīng)總線主控器的請求，是總線受控器。

主控器1主控器2受控器2受控器1

標(biāo)準(zhǔn)中沒有規(guī)定邏輯“0”和“1”所使用電壓的高低，因而雙極性電路或MOS電路都能夠連接到總線上。所有的總線信號(hào)使用開放集電極或開放漏電極電路。通過一個(gè)上拉電阻使信號(hào)的默認(rèn)狀態(tài)保持為高電平，當(dāng)傳輸邏輯“0”時(shí)，每一條總線所接的晶體管起到下拉該信號(hào)電平的作用。開放集電極或開放漏極信號(hào)允許一些設(shè)備同時(shí)寫總線而不引起電路故障。數(shù)據(jù)鏈路層 每一個(gè)鏈接到I2C總線上的設(shè)備都有唯一的地址。設(shè)備的地址都由系統(tǒng)設(shè)計(jì)者決定的，通常是I2C驅(qū)動(dòng)程序的一部分。在標(biāo)準(zhǔn)的I2C總線定義中，設(shè)備地址是7位二進(jìn)制（擴(kuò)展的I2C總線允許10位地址）。地址0000000B一般用于發(fā)出通用呼叫或總線廣播，總線廣播可以同時(shí)給總線上所有的設(shè)備發(fā)出信號(hào)。地址11110XXB為10位地址機(jī)制保留，還有一些其他的保留地址。

總線事務(wù)由一個(gè)開始信號(hào)啟動(dòng)，以一個(gè)結(jié)束信號(hào)完成，描述如下：開始信號(hào)通過保留SCL信號(hào)線為高電平，并且在SDA信號(hào)線上發(fā)送1到0的轉(zhuǎn)換產(chǎn)生。結(jié)束信號(hào)通過設(shè)置SCL信號(hào)線為高電平，并且在SDA信號(hào)線上發(fā)送0到1的轉(zhuǎn)換產(chǎn)生。

S3C2410芯片支持I2C總線序列接口，其端口E的GPE15用作數(shù)據(jù)線(SDA)，GPE14用作連續(xù)時(shí)鐘線(SCL)