第5章-存儲(chǔ)器系統(tǒng)電子教案

1第5章

存儲(chǔ)器系統(tǒng)2本章重點(diǎn)半導(dǎo)體存儲(chǔ)芯片的外部特性及其與系統(tǒng)的連接存儲(chǔ)器的擴(kuò)展技術(shù)只讀存儲(chǔ)器3主要內(nèi)容概述隨機(jī)存儲(chǔ)器只讀存儲(chǔ)器本章習(xí)題5存儲(chǔ)器的一般概念存儲(chǔ)容量：存儲(chǔ)器中存儲(chǔ)單元的總數(shù)存儲(chǔ)器的兩種基本操作：1讀操作2寫(xiě)操作6存儲(chǔ)器的分類(lèi)內(nèi)存：主機(jī)內(nèi)部的存儲(chǔ)器用來(lái)存儲(chǔ)當(dāng)前運(yùn)所需要的程序和數(shù)據(jù)

CPU可直接訪問(wèn)內(nèi)存并與其交換信息容量小，但存取速度快外存：主機(jī)外部的存儲(chǔ)器用來(lái)存放當(dāng)前不用的程序和數(shù)據(jù)

CPU不能對(duì)它直接訪問(wèn)容量大，但存取速度慢存儲(chǔ)介質(zhì)：半導(dǎo)體，磁性材料，光盤(pán)7半導(dǎo)體存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)中用來(lái)記錄信息的設(shè)備。由能夠表示二進(jìn)制數(shù)“0”和“1”的、具有記憶功能的一些物理器件組成能存放一位二進(jìn)制數(shù)的物理器件稱(chēng)為一個(gè)存儲(chǔ)元若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元8內(nèi)存儲(chǔ)器的分類(lèi)內(nèi)存儲(chǔ)器隨機(jī)存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）靜態(tài)存儲(chǔ)器（SRAM）動(dòng)態(tài)存儲(chǔ)器（DRAM）掩模ROM一次性可寫(xiě)ROMEPROMEEPROM9主要技術(shù)指標(biāo)存儲(chǔ)容量—每芯片的存儲(chǔ)容量存取時(shí)間和存取周期平均故障間隔時(shí)間（MTBF）（可靠性）功耗CPU讀寫(xiě)存儲(chǔ)器的時(shí)間必須大于存儲(chǔ)芯片的額定存取時(shí)間105.2隨機(jī)存儲(chǔ)器(MOS型)要求掌握：SRAM與DRAM的主要特點(diǎn)幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接存儲(chǔ)器擴(kuò)展技術(shù)115.2.1靜態(tài)存儲(chǔ)器SRAM存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)定p199典型的SRAM芯片62648K×828根引腳P200126264芯片的主要引線(28=13+8+4+3)地址線：A0～A12數(shù)據(jù)線：D0～D7輸出允許信號(hào)：OE寫(xiě)允許信號(hào)：WE選片信號(hào)：CS1，CS2213=23×2108bitCPU讀CPU寫(xiě)同時(shí)有效時(shí)選中接AB的低13位由AB的高位地址和控制信號(hào)譯碼產(chǎn)生136264的工作過(guò)程讀操作與寫(xiě)操作寫(xiě)操作的工作時(shí)序P201WECS1CS2OED0~D7001×寫(xiě)入1010讀出×00×高阻×11××10×146264芯片與系統(tǒng)的連接D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號(hào)D0~D78088系統(tǒng)BUSSRAM626415譯碼電路譯碼電路—將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的輸出信號(hào)6264譯碼—用于選中某一個(gè)存儲(chǔ)器芯片，從而確定該存儲(chǔ)器芯片在內(nèi)存中的地址范圍。全地址譯碼與部分地址譯碼16全地址譯碼用全部的高位地址信號(hào)作為譯碼信號(hào)，使得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)惟一的內(nèi)存地址17全地址譯碼的連接所接芯片的地址范圍

F0000H~F1FFFHA19A18A17A16A15A14A13&16264CS1P203圖5-5,5-718部分地址譯碼用部分高位地址信號(hào)（而不是全部）作為譯碼信號(hào)，使得被選中得存儲(chǔ)器芯片占有幾組不同的地址范圍下例使用高6位地址作為譯碼信號(hào)，從而使被選中芯片的每個(gè)單元都占有兩個(gè)地址，即這兩個(gè)地址都指向同一個(gè)單元優(yōu)點(diǎn):譯碼器的構(gòu)成簡(jiǎn)單缺點(diǎn):減小了總的存儲(chǔ)空間19部分地址譯碼的連接兩組地址：

F0000H~F1FFFHB0000H~B1FFFHA19A17A16A15A14A13&16264CS120應(yīng)用舉例將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH使用74LS138譯碼器構(gòu)成譯碼電路A,B,C端:A19~A13之三G1端:MEMW與MEMR的與非G2B與G2A:剩余的高端根據(jù)要求確定A,B,C,G2B與G2A端的高地址信號(hào)21D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY0225.2.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM存儲(chǔ)元主要由電容構(gòu)成，由于電容存在的漏電(放電)現(xiàn)象而使其存儲(chǔ)的信息不穩(wěn)定，故DRAM芯片需要定時(shí)刷新!23典型DRAM芯片2164A2164A：64K×1bit采用行地址和列地址來(lái)確定一個(gè)單元行列地址分時(shí)傳送，共用一組地址信號(hào)線地址信號(hào)線的數(shù)量?jī)H為同等容量SRAM芯片的一半24主要引線RAS：行地址選通信號(hào)。用于鎖存行地址CAS：列地址選通信號(hào)。用于鎖存列地址地址總線上先送行地址，后送列地址，它們分別在RAS和CAS有效期間被鎖存在鎖存器中DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出WE=O數(shù)據(jù)寫(xiě)入WE=1數(shù)據(jù)讀出WE：寫(xiě)允許信號(hào)25工作原理數(shù)據(jù)讀出數(shù)據(jù)寫(xiě)入刷新:將存放于每位中的信息讀出再照原樣寫(xiě)入原單元的過(guò)程——刷新工作時(shí)序p208~p2092164A在系統(tǒng)中的連接p210圖5-18265.2.3存儲(chǔ)器擴(kuò)展技術(shù)位擴(kuò)展字?jǐn)U展字位擴(kuò)展用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間它們?cè)谡麄€(gè)內(nèi)存中占據(jù)不同的地址范圍任一時(shí)刻僅有一片（或一組）被選中。27存儲(chǔ)容量的位擴(kuò)展存儲(chǔ)器的存儲(chǔ)容量

單元數(shù)×每單元的位數(shù)當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)小于內(nèi)存單元的字長(zhǎng)時(shí)，就要進(jìn)行位擴(kuò)展字節(jié)數(shù)字長(zhǎng)28例5-3位擴(kuò)展用8片2164A芯片構(gòu)成64KB存儲(chǔ)器LS158ABA0~A7A8~A152164A2164A2164ADBD0D1D7A0~A7LS158LS15829位擴(kuò)展方法將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出位擴(kuò)展特點(diǎn)：存儲(chǔ)器的單元數(shù)不變，位數(shù)增加30存儲(chǔ)容量的字?jǐn)U展地址空間的擴(kuò)展。芯片每個(gè)單元中的字長(zhǎng)滿足，但單元數(shù)小于所需內(nèi)存容量擴(kuò)展原則：每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍31例5-4字?jǐn)U展用兩片64K×8位的SRAM芯片構(gòu)成容量為128KB的存儲(chǔ)器連接P213圖5-22計(jì)算兩芯片的地址范圍32存儲(chǔ)容量的字位擴(kuò)展若已有存儲(chǔ)芯片的容量為L(zhǎng)×K，要構(gòu)成容量為M×N的存儲(chǔ)器，需要的芯片數(shù)為：

（M/L）×（N/K）進(jìn)行位擴(kuò)展(多片并連)以滿足字長(zhǎng)要求的“存儲(chǔ)模塊”對(duì)“存儲(chǔ)模塊”進(jìn)行字?jǐn)U展以滿足容量要求33例5-5字位擴(kuò)展用2164芯片構(gòu)成128KB的內(nèi)存2164:64K×1所需芯片數(shù):16片所需地址線根數(shù):217=12816根地址線2選1到2164的地址線上進(jìn)行片內(nèi)尋址:28×

28=64K1根地址線作為片選345.3只讀存儲(chǔ)器（ROM）掩模ROM一次性可寫(xiě)ROM可讀寫(xiě)ROM分類(lèi)EPROM（紫外線擦除）EEPROM（電擦除）355.3.1EPROM特點(diǎn)：可多次編程寫(xiě)入掉電后內(nèi)容不丟失內(nèi)容的擦除需用紫外線擦除器36EPROM27648K×8bit芯片，其引腳與SRAM6264完全兼容：地址信號(hào)：A0~A12數(shù)據(jù)信號(hào)：D0~D7輸出信號(hào)：OE片選信號(hào)：CE編程脈沖輸入：PGMP214372764的工作方式每出現(xiàn)一個(gè)編程負(fù)脈沖就寫(xiě)入一個(gè)字節(jié)數(shù)據(jù)擦除后的芯片每個(gè)單元:FFH有錯(cuò)則全部擦掉重寫(xiě)數(shù)據(jù)讀出編程寫(xiě)入擦除標(biāo)準(zhǔn)編程方式快速編程方式385.3.2EEPROM特點(diǎn)：可在線編程寫(xiě)入掉電后內(nèi)容不丟失電可擦除39典型EEPROM芯片98C64A8K×8bit芯片13根地址線（A0~A12）8位數(shù)據(jù)線（D0~D7）輸出允許信號(hào)（OE）寫(xiě)允許信號(hào)（WE）選片信號(hào)（CE）狀態(tài)輸出端（READY/BUSY）40工作方式數(shù)據(jù)讀出編程寫(xiě)入擦除字節(jié)寫(xiě)入：每一次BUSY正脈沖寫(xiě)入一個(gè)字節(jié)自動(dòng)頁(yè)寫(xiě)入：每一次BUSY正脈寫(xiě)入一頁(yè)（1~32字節(jié)）字節(jié)擦除：一次擦除一個(gè)字節(jié)片擦除：一次擦除整片415.3.3閃速EEPROM特點(diǎn)：通過(guò)向內(nèi)部狀態(tài)寄存器寫(xiě)入命令的方法來(lái)控制芯片的工作方式對(duì)芯片所有的操作都要先向狀態(tài)寄存器寫(xiě)入命令42工作方式數(shù)據(jù)讀出編程寫(xiě)入：擦除讀單元內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀芯片的廠家及器件標(biāo)記數(shù)據(jù)寫(xiě)入，寫(xiě)軟件保護(hù)字節(jié)擦除，塊擦除，片擦除擦除掛起435.4高速緩存（Cache)了解：Cache的基本概念基本工作原理命中率Cache的分級(jí)體系結(jié)構(gòu)44Cache的基本概念由于CPU與主存之間在執(zhí)行速度上存在較大的差異，為提高CPU的效率，并考慮到價(jià)格因素，基于程序的局部性原理，在CPU與主存之間增加的高速緩沖存儲(chǔ)器——Cache技術(shù)455.4.1Cache的工作原理CPUCache主存DB46Cache的命中率CPU讀取指令或數(shù)據(jù)時(shí)首先在Cache中找，若找到則“命中”，否則為“不命中”。Cache與內(nèi)存的空間比一般為：1

128命中率影響系統(tǒng)的平均存取速度系統(tǒng)的平均存取速度=

Cache存取速度×命中率+RAM存取速度×不命中率475.4.2Cache的讀寫(xiě)操作讀操作寫(xiě)操作貫穿讀