EDA-數(shù)字邏輯-三人表決器

實驗：三人表決器的設計1．實驗目的學會組合邏輯電路的分析和設計方法。2．理論準備1）組合邏輯電路的分析方法給定邏輯電路→輸出邏輯函數(shù)式

一般從輸入端向輸出端逐級寫出各個門輸出對其輸入的邏輯表達式，從而寫出整個邏輯電路的輸出對輸入變量的邏輯函數(shù)式。必要時，可進行化簡，求出最簡輸出邏輯函數(shù)式。列真值表

將輸入變量的狀態(tài)以自然二進制數(shù)順序的各種取值組合代入輸出邏輯函數(shù)式，求出相應的輸出狀態(tài)，并填入表中，即得真值表。分析邏輯功能

通常通過分析真值表的特點來說明電路的邏輯功能。2）組合邏輯電路的設計方法。進行邏輯抽象,列出真值表。注意：邏輯抽象時要給出每個變量的含義及01的含義根據(jù)真值表，寫出邏輯函數(shù)表達式。將輸出邏輯函數(shù)化簡據(jù)輸出邏輯函數(shù)畫邏輯圖。3．實驗內(nèi)容設計一個三人（用A、B、C代表）表決電路。要求A具有否決權(quán)，即當表決某個提案時，多數(shù)人同意且A也同意時，提案通過。用與非門實現(xiàn)。4．設計過程1）分析設計要求，列出真值表。設A、B、C三人表決同意提案時用1表示，不同意時用0表示；Y為表決結(jié)果，提案通過用1表示，通不過用0表示，同時還應考慮A具有否決權(quán)。由此可列出表3所示的真值表。表3三人表決器的真值表輸入輸出ABCY000000100100011010001011110111112）根據(jù)真值表，寫出邏輯函數(shù)表達式。Y=3）將輸出邏輯函數(shù)化簡后，變換為與非表達式。Y=4）據(jù)輸出邏輯函數(shù)畫邏輯圖。根據(jù)上式可畫出圖2所示的邏輯圖。圖2三人表決器邏輯圖5）在MaxplusII中輸入原理圖、編譯、仿真、下載。假如采用結(jié)構(gòu)圖___，引腳信息如下圖所示實驗板位置信號通用目標器件引腳名EP1K30TC144引腳號鍵7aPIO1327鍵8bPIO1226鍵6cPIO1123發(fā)光管1fPIO16305.實驗結(jié)果及分析1)仿真后，波形圖如下所示:圖3三人表決器仿真波形圖2）硬件測試結(jié)果:將輸入變量A、B、C的狀態(tài)，觀察輸出端的變化，并將結(jié)果記錄到表4中。表4三人表決器實驗結(jié)果輸入輸出鍵8(b)鍵7(a)鍵6(c)發(fā)光管D1(f)低低低低低低高低低高低低低高高高高低低低高低高低高高低高高高高高3)結(jié)果分析A具有否決權(quán)。當A輸入低電平,即A不同意時,無論B,C都為高電平還是低電平，提案不能通過；當A輸入高電平,即A同意時,只要B、C只要有一個輸入高電平，即只要有一人同意，提案通過。6．遇到問題及解決辦法1）問題：文件無法下載到目器件中。解決方法：沒有再編譯一次，把引腳信息導進去。7．思考題用或非門如何實現(xiàn)上述電路？答：三