教學(xué)課件-數(shù)字電子技術(shù)(王永強(qiáng))

數(shù)字電子技術(shù)課程安排及注意事項(xiàng)課堂64h，每周4h，共16周；重點(diǎn)內(nèi)容：邏輯代數(shù)、組合邏輯電路、時(shí)序邏輯電路。重要章節(jié)，安排隨堂小測(cè)驗(yàn)。獨(dú)立實(shí)驗(yàn)16h，考核包括簽到、操作及實(shí)驗(yàn)報(bào)告的撰寫。課程設(shè)計(jì)1周，提交設(shè)計(jì)報(bào)告。前期課程：電路分析；后續(xù)課程：微機(jī)原理等。成績(jī)計(jì)算：平時(shí)成績(jī)20%，期終考試80%。學(xué)習(xí)數(shù)字電路技巧：細(xì)心！細(xì)心！再細(xì)心！第一章數(shù)制和編碼本章重點(diǎn)：二進(jìn)制、八進(jìn)制、十六進(jìn)制與十進(jìn)制的轉(zhuǎn)換；常用編碼。1.1概述數(shù)字量和模擬量模擬量：在時(shí)間和數(shù)值上，都具有連續(xù)變化性質(zhì)的物理量（如：時(shí)間、溫度等）。表示模擬量的電信號(hào)稱為模擬信號(hào)。數(shù)字量：在時(shí)間和數(shù)值上不連續(xù)，發(fā)生在若干離散的瞬間的物理量（如：年度統(tǒng)計(jì)數(shù)據(jù)、定時(shí)采集的溫度等）。表示數(shù)字量的電信號(hào)稱為數(shù)字信號(hào)。數(shù)字電路和模擬電路：工作信號(hào)，研究的對(duì)象，分析/設(shè)計(jì)方法以及所用的數(shù)學(xué)工具都有顯著的不同1.2進(jìn)位計(jì)數(shù)制數(shù)制：

①每一位的構(gòu)成

②從低位向高位的進(jìn)位規(guī)則常用到的：（板書舉例）十進(jìn)制，二進(jìn)制，八進(jìn)制，十六進(jìn)制十進(jìn)制，二進(jìn)制，八進(jìn)制，十六進(jìn)制逢二進(jìn)一逢八進(jìn)一逢十進(jìn)一逢十六進(jìn)一十進(jìn)制數(shù)二進(jìn)制八進(jìn)制十六進(jìn)制00000000001000101102001002203001103304010004405010105506011006607011107708100010809100111910101012A11101113B12110014C13110115D14111016E15111117F不同進(jìn)制數(shù)的對(duì)照表1.3不同進(jìn)位計(jì)數(shù)制間的轉(zhuǎn)換一、二－十轉(zhuǎn)換：例：二、十－二轉(zhuǎn)換整數(shù)部分:∟∟∟∟∟∟∟∟2例：二、十－二轉(zhuǎn)換小數(shù)部分:例：按題目要求小數(shù)位數(shù)轉(zhuǎn)換三、二－十六轉(zhuǎn)換（板書舉例）例：將(01011110.10110010)2化為十六進(jìn)制四、十六－二轉(zhuǎn)換（板書舉例）例：將(8FAC6)16化為二進(jìn)制五、八進(jìn)制數(shù)與二進(jìn)制數(shù)的轉(zhuǎn)換例：將(011110.010111)2化為八進(jìn)制例：將(52.43)8化為二進(jìn)制六、十六進(jìn)制數(shù)與十進(jìn)制數(shù)的轉(zhuǎn)換（板書舉例）

十六進(jìn)制轉(zhuǎn)換為十進(jìn)制

十進(jìn)制轉(zhuǎn)換為十六進(jìn)制：通過二進(jìn)制轉(zhuǎn)化

1.4二進(jìn)制數(shù)的運(yùn)算

二進(jìn)制算術(shù)運(yùn)算的特點(diǎn)（板書舉例） 算術(shù)運(yùn)算：1：和十進(jìn)制算數(shù)運(yùn)算的規(guī)則相同

2：逢二進(jìn)一

特點(diǎn)：加、減、乘、除全部可以用移位和相加這兩種操作實(shí)現(xiàn)。簡(jiǎn)化了電路結(jié)構(gòu)

所以數(shù)字電路中普遍采用二進(jìn)制算數(shù)運(yùn)算1.5帶符號(hào)數(shù)的編碼表示

二進(jìn)制數(shù)的正、負(fù)號(hào)也是用0/1表示的。在定點(diǎn)運(yùn)算中，最高位為符號(hào)位（0為正，1為負(fù)）如+5=（00000101）

-5=（10000101）原碼：反碼：最高位為符號(hào)位（0為正，1為負(fù)）正數(shù)的反碼和它的原碼相同負(fù)數(shù)的反碼=數(shù)值位逐位求反(反碼)

如+5=（00000101）

-5=（11111010）補(bǔ)碼：最高位為符號(hào)位（0為正，1為負(fù)）正數(shù)的補(bǔ)碼和它的原碼相同負(fù)數(shù)的補(bǔ)碼=數(shù)值位逐位求反(反碼)+1

如+5=（00000101）

-5=（11111011）通過補(bǔ)碼，將減一個(gè)數(shù)用加上該數(shù)的補(bǔ)碼來實(shí)現(xiàn)1.6幾種常用的編碼一、幾種常用的十進(jìn)制代碼十進(jìn)制數(shù)8421碼余3碼2421碼5211碼余3循環(huán)碼000000011000000000010100010100000100010110200100101001001000111300110110001101010101401000111010001110100501011000101110001100601101001110010011101701111010110111001111810001011111011011110910011100111111111010

二、美國(guó)信息交換標(biāo)準(zhǔn)代碼（ASCII）ASCII是一組七位二進(jìn)制代碼，共128個(gè)(P/14)應(yīng)用：計(jì)算機(jī)和通訊領(lǐng)域三、漢字字符編碼(P/16)漢字國(guó)標(biāo)碼，2字節(jié)編碼。最早的基礎(chǔ)國(guó)標(biāo)碼：GB231280有漢字符號(hào)6763個(gè)一級(jí)漢字3755個(gè)（按漢語拼音字母順序排列）二級(jí)漢字3008個(gè)（按部首筆劃順序排列），采用二字節(jié)低七位表示。到GB18030-2005收入漢字字符70000余個(gè)。第二章邏輯代數(shù)基礎(chǔ)本章重點(diǎn)：邏輯代數(shù)的基本概念、基本定理、基本運(yùn)算2.1邏輯代數(shù)的三種基本運(yùn)算基本概念

邏輯：事物的因果關(guān)系 邏輯運(yùn)算的數(shù)學(xué)基礎(chǔ)：邏輯代數(shù) 在二值邏輯中的變量取值：

0/1邏輯代數(shù)中的三種基本運(yùn)算

與（AND）或（OR）非（NOT）以A=1表示開關(guān)A合上，A=0表示開關(guān)A斷開；

以Y=1表示燈亮，Y=0表示燈不亮；

三種電路的因果關(guān)系不同：與條件同時(shí)具備，結(jié)果發(fā)生Y=AANDB=A&B=A·B=ABABF000010100111真值表或條件之一具備，結(jié)果發(fā)生Y=AORB=A+BABF000011101111真值表非條件不具備，結(jié)果發(fā)生

AF0110真值表

0－1律：A＋1＝1A·0＝0

A＋0＝A

A·1＝A互補(bǔ)律：交換律：A＋B＝B＋A

A·B＝B·A結(jié)合律：A＋(B＋C)＝(A＋B)＋C

A·(B·C)＝(A·B)·C

分配律：A＋B·C＝(A＋B)·(A＋C)

***

A·(B＋C)＝A·B＋A·C2.2邏輯代數(shù)的基本公式、規(guī)則一、基本公式重疊律：A＋A＝A

A·A＝A反演律：***還原（對(duì)合）律：包含律：吸收律：A＋A·B＝A

A·(A＋B)＝A

公式A+BC=(A+B)(A+C)

的證明（公式推演法）：公式A+BC=(A+B)(A+C)的證明（真值表法）：ABCBCA+BCA+BA+C（A+B）(A+C)0000000000100010010001000111111110001111101011111100111111111111二、邏輯代數(shù)的重要規(guī)則1．代入規(guī)則將邏輯等式中的一個(gè)邏輯變量用一個(gè)邏輯函數(shù)代替，則邏輯等式仍然成立。

邏輯代數(shù)有三個(gè)重要的運(yùn)算規(guī)則，即代入規(guī)則、反演規(guī)則和對(duì)偶規(guī)則。

例見下頁(yè)例：已知等式，試用F＝B＋C代替等式中的B。反演律應(yīng)用于三個(gè)變量解：用F代替B，則等式變?yōu)椋?．反演規(guī)則如果將邏輯函數(shù)F表達(dá)式中所有的“·”與“＋”互換，常量“1”與“0”互換，原變量與反變量互換，所得到的邏輯函數(shù)就是原邏輯函數(shù)F的非。

反演規(guī)則實(shí)際上是反演律的推廣，利用反演規(guī)則可以很容易地寫出一個(gè)邏輯函數(shù)的非。例：3．對(duì)偶規(guī)則如果將邏輯函數(shù)F表達(dá)式中所有的“·”與“＋”互換，常量“1”與“0”互換，而變量都保持不變，所得到的邏輯函數(shù)是原邏輯函數(shù)F的對(duì)偶式，記為F*。

利用對(duì)偶規(guī)則，很容易寫出一個(gè)邏輯函數(shù)的對(duì)偶式。如果證明了某邏輯表達(dá)式是正確的，其對(duì)偶式的正確性，就不用再證明了。由于邏輯代數(shù)的基本公式除還原律外都是成對(duì)出現(xiàn)的，且互為對(duì)偶式，使用對(duì)偶規(guī)則可以使基本公式的證明減少一半。一、邏輯函數(shù)Y=F(A,B,C,······)若以邏輯變量為輸入，運(yùn)算結(jié)果為輸出，則輸入變量值確定以后，輸出的取值也隨之而定。輸入/輸出之間是一種函數(shù)關(guān)系。注：在二值邏輯中， 輸入/輸出都只有兩種取值0/1。2.3邏輯函數(shù)及其表示方法二、邏輯函數(shù)的表示方法真值表邏輯函數(shù)表達(dá)式（邏輯式）邏輯圖波形圖卡諾圖（第五節(jié)）計(jì)算機(jī)軟件中的描述方式（EDA）真值表輸入變量ABC····輸出Y1Y2

····遍歷所有可能的輸入變量的取值組合輸出對(duì)應(yīng)的取值邏輯式將輸入/輸出之間的邏輯關(guān)系用與/或/非的運(yùn)算式表示就得到邏輯式。邏輯圖用邏輯圖形符號(hào)表示邏輯運(yùn)算關(guān)系，與邏輯電路的實(shí)現(xiàn)相對(duì)應(yīng)。波形圖將輸入變量所有取值可能與對(duì)應(yīng)輸出按時(shí)間順序排列起來畫成時(shí)間波形。（如下圖）舉例：舉重裁判電路(目前左中右三裁判同等權(quán)利)ABCY00000010010001101000101111011111真值表邏輯式例：奇偶判別函數(shù)的真值表(偶數(shù)為1)A=0,B=1,C=1使

A=1,B=0,C=1使A=1,B=1,C=0使這三種取值的任何一種都使Y=1,所以Y=?各種表現(xiàn)形式的相互轉(zhuǎn)換：ABCY00000010010001111000101111011110真值表邏輯式：找出真值表中使Y=1的輸入變量取值組合。每組輸入變量取值對(duì)應(yīng)一個(gè)乘積項(xiàng)，其中取值為1的寫原變量，取值為0的寫反變量。將這些變量相加即得Y。1.把輸入變量取值的所有組合逐個(gè)代入邏輯式中求出Y。

對(duì)兩個(gè)變量A、B來說，可以構(gòu)成四個(gè)最小項(xiàng)：；記為。對(duì)n個(gè)變量來說，可以構(gòu)成

個(gè)最小項(xiàng)。一、最小項(xiàng)如果一個(gè)具有n個(gè)變量的邏輯函數(shù)的“與項(xiàng)”包含全部n個(gè)變量，每個(gè)變量以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這種“與項(xiàng)”被稱為最小項(xiàng)。2.4邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式

邏輯函數(shù)的最小項(xiàng)構(gòu)成的與或表達(dá)式

邏輯函數(shù)的最大項(xiàng)構(gòu)成的或與表達(dá)式

二、最小項(xiàng)表達(dá)式

如果一個(gè)邏輯函數(shù)表達(dá)式是由最小項(xiàng)構(gòu)成的與或式，則這種表達(dá)式稱為邏輯函數(shù)的最小項(xiàng)表達(dá)式。任何一個(gè)n變量的函數(shù)都有一個(gè)且僅有一個(gè)最小項(xiàng)表達(dá)式，也叫標(biāo)準(zhǔn)與或式。例：最小項(xiàng)性質(zhì)：1、有且只有一組變量取值組合，使其值為1。2、3、（n個(gè)變量的所有最小項(xiàng)之和為1）4、n個(gè)變量的每個(gè)最小項(xiàng)都有n個(gè)相鄰項(xiàng)。（相鄰項(xiàng)是指兩個(gè)最小項(xiàng)僅有一個(gè)變量互為相反變量，其余變量都相同。）（舉例說明、及應(yīng)用；引出下節(jié)內(nèi)容，邏輯函數(shù)化簡(jiǎn)）2.5邏輯函數(shù)的化簡(jiǎn)

邏輯代數(shù)化簡(jiǎn)法就是利用邏輯代數(shù)的基本公式和規(guī)則對(duì)給定的邏輯函數(shù)表達(dá)式進(jìn)行化簡(jiǎn)。一般為最簡(jiǎn)與或表達(dá)式。采用邏輯代數(shù)法化簡(jiǎn)，不受邏輯變量個(gè)數(shù)的限制，要求能熟練掌握邏輯代數(shù)的公式和規(guī)則，具有較強(qiáng)的化簡(jiǎn)技巧。常用的邏輯代數(shù)化簡(jiǎn)法有吸收法、消去法、并項(xiàng)法、配項(xiàng)法等。一、邏輯代數(shù)化簡(jiǎn)法1、并項(xiàng)法2、吸收法A＋AB＝A

3、消去法4、配項(xiàng)法

或者使用反演律（規(guī)則），情況如何？卡諾圖，簡(jiǎn)稱K圖。是根據(jù)最小項(xiàng)之間相鄰關(guān)系畫出的一種方格圖，每個(gè)小方格代表邏輯函數(shù)的一個(gè)最小項(xiàng)。適用于變量少于五個(gè)時(shí)，用來化簡(jiǎn)邏輯函數(shù)。1、卡諾圖的構(gòu)成卡諾圖是由表示邏輯變量的所有可能取值組合的小方格所構(gòu)成的圖形，是真值表的一種特殊形式。二、卡諾圖化簡(jiǎn)法二變量卡諾圖兩個(gè)變量A、B可構(gòu)成四個(gè)最小項(xiàng)，用四個(gè)相鄰的小方格表示。相鄰的小方格代表的最小項(xiàng)都是相鄰項(xiàng)。

三變量卡諾圖三個(gè)變量A、B、C可構(gòu)成八個(gè)最小項(xiàng)，用八個(gè)相鄰的小方格表示。

（注意第二列、第三列的位置，保證相鄰；且第一列與第四列也是相鄰的。）

四變量卡諾圖四個(gè)變量A、B、C、D可構(gòu)成十六個(gè)最小項(xiàng)，用十六個(gè)相鄰的小方格表示。

（注意第二行、第三行的位置，保證相鄰；且第一行與第四行也是相鄰的。）

2、邏輯函數(shù)的卡諾圖填寫

由真值表畫出卡諾圖ABCF00010010010101101001101111001110

由最小項(xiàng)表達(dá)式畫出卡諾圖

由一般與或式畫出卡諾圖

3、用卡諾圖化簡(jiǎn)

化簡(jiǎn)依據(jù)是，相鄰兩個(gè)小方格間只有一個(gè)變量不同。兩項(xiàng)合并時(shí)，可消去一個(gè)取值不同的變量。例：已知邏輯函數(shù)的真值表，寫出邏輯函數(shù)的最簡(jiǎn)與或表達(dá)式。（板書求解）P/38注意事項(xiàng)(作業(yè)舉例)ABCF00000011010001111001101111001110

三、包含無關(guān)項(xiàng)邏輯函數(shù)化簡(jiǎn)例：設(shè)計(jì)一個(gè)邏輯函數(shù)，用來判斷一個(gè)8421碼表示的一位十進(jìn)制數(shù)是否大于等于5。如果大于等于5，F(xiàn)＝1，否則，F(xiàn)＝0。解：ABCD表示四位編碼，列出真值表，由真值表填寫卡諾圖。分析8421碼表示的十進(jìn)制數(shù)，不會(huì)出現(xiàn)真值表中最后六個(gè)最小項(xiàng)。這六個(gè)最小項(xiàng)就成為約束項(xiàng)(無關(guān)項(xiàng))，表示為ABCDF000000001000100001100100001011011010111110001100111010X1011X1100X1101X1110X1111X00000111xxxx11xx0001111000011110ABCD填寫卡諾圖00000111xxxx11xx0001111000011110ABCD作業(yè)：2(1)(2),3(1)(3),4(1)(2),5(3),9(1)(2)(6)(7)(8),12化簡(jiǎn)*最大項(xiàng)表達(dá)式

如果一個(gè)具有n個(gè)變量的邏輯函數(shù)的“或項(xiàng)”包含全部n個(gè)變量，每個(gè)變量以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這種“或項(xiàng)”被稱為最大項(xiàng)。最小項(xiàng)表達(dá)式是與或表達(dá)式，最大項(xiàng)表達(dá)式是或與表達(dá)式。二者之間可以用反演規(guī)則互相轉(zhuǎn)換。例：2.4.3寫出最大項(xiàng)表達(dá)式（3種方法）

解：方法1：填寫真值表

方法2：

方法3：應(yīng)用分配律，將與運(yùn)算變?yōu)榛蜻\(yùn)算如果去掉括號(hào)，會(huì)出現(xiàn)什么結(jié)果？ENDABYABYAYAYABYABYAY1ABY&ABY

1或門與門非門(a)常用符號(hào)(b)美、日常用符號(hào)(c)國(guó)標(biāo)符號(hào)常用邏輯門符號(hào)異或門(a)常用符號(hào)(b)美、日常用符號(hào)(c)國(guó)標(biāo)符號(hào)ABYABYABY&與非門ABYABYABY

1或非門ABYABYABY=1ABYABYABY=異或非門第三章組合邏輯電路

本章重點(diǎn)：組合邏輯電路的特點(diǎn)及分析方法和設(shè)計(jì)方法。介紹編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器和加法器等組合邏輯電路的工作原理和使用方法。組合邏輯電路簡(jiǎn)稱組合電路，組合電路的特點(diǎn)是任意時(shí)刻電路輸出的邏輯狀態(tài)僅僅由此刻電路的輸入狀態(tài)決定，而與電路過去的狀態(tài)無關(guān)。3.1概述組合邏輯電路在電路結(jié)構(gòu)上完全由邏輯門構(gòu)成，并且沒有輸出對(duì)輸入的反饋和存儲(chǔ)電路。組合邏輯電路的分析就是依據(jù)給定的邏輯電路圖，找出輸入與輸出之間的關(guān)系，從而確定電路的邏輯功能。組合電路分析步驟一般為：①由邏輯電路圖寫出各輸出端與輸入端的邏輯表達(dá)式；②化簡(jiǎn)和變換各邏輯表達(dá)式；③列出真值表；④根據(jù)真值表，分析確定電路的邏輯功能。3.2組合邏輯電路的分析與設(shè)計(jì)一、組合邏輯電路分析例：分析功能解：分析邏輯功能:由真值表可知，輸入A、B相同時(shí)，輸出Y=0；輸入A、B不同時(shí)輸出Y=1，所以該電路是實(shí)現(xiàn)異或邏輯關(guān)系的門電路，稱為異或門。ABY000110110110作業(yè)：1，2，31111111111111111ABCDE00000101101000011110五變量卡諾圖習(xí)題3.3ABCDE10010111111000011110F=ABC+ADE+ACE+ACD+ABE+ABD按鍵演示化簡(jiǎn)過程+CED+BDE+BCE+BCDABCADEACEABEACDABDBCECEDBCDBDE二、組合邏輯電路設(shè)計(jì)

組合邏輯電路的設(shè)計(jì)就是根據(jù)邏輯功能的要求，用電路圖來描述組合邏輯問題。

1、將實(shí)際邏輯問題抽象成真值表；

2、根據(jù)真值表寫邏輯表達(dá)式，并化成最簡(jiǎn)式；

3、選定門電路的類型和型號(hào)，按照門電路類型和型號(hào)變換邏輯表達(dá)式；

4、根據(jù)邏輯表達(dá)式畫出邏輯圖。例：設(shè)計(jì)一個(gè)三變量表決器，表決原則為少數(shù)服從多數(shù)。1、首先確定邏輯變量。設(shè)A、B、C分別代表參加表決的三個(gè)邏輯變量，Y表示表決結(jié)果。邏輯變量取值為1表示贊成，取值為0表示反對(duì)。邏輯函數(shù)值為1表示決議通過，0表示決議被否決。2、根據(jù)以上分析列出真值表。ABCY000001010011100101110111000101113、由真值表寫出邏輯表達(dá)式，并化簡(jiǎn)得：與非表達(dá)式或非表達(dá)式

4、根據(jù)邏輯表達(dá)式畫出邏輯電路。例：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈狀態(tài)的邏輯電路如果信號(hào)燈出現(xiàn)故障Z為1RAGZ輸入變量輸出RAGZ00010010010001111000101111011111紅橙綠10100111RAG0100011110RGAZ＆＆＆＆≥1111與非表達(dá)式3.3常用的組合邏輯電路

一、編碼器

將不同事物賦予不同的二進(jìn)制代碼的過程稱為編碼。編碼器（Encoder）就是實(shí)現(xiàn)對(duì)每一個(gè)輸入信號(hào)都有一個(gè)相對(duì)應(yīng)的二進(jìn)制代碼輸出的器件。常用的編碼器有普通編碼器和優(yōu)先編碼器兩類。普通編碼器要求任何時(shí)刻只能有一個(gè)輸入信號(hào)，否則編碼器將發(fā)生混亂；優(yōu)先編碼器可以避免這個(gè)缺點(diǎn)，可同時(shí)輸入多個(gè)信號(hào)，但是只對(duì)優(yōu)先級(jí)別最高的輸入信號(hào)進(jìn)行編碼并輸出。1．普通編碼器4線-2線編碼器

X3

X2

X1

X0A2

A1000100100100100000011

0113位二進(jìn)制普通編碼器輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111

2.優(yōu)先編碼器8線-3線優(yōu)先編碼器74148

輸入輸出1000000000××××××××11111111×××××××0××××××01×××××011××××0111×××01111××011111×01111110111111111100101010101010101111111000001010011100101110111使能信號(hào)無輸入信號(hào)有編碼信號(hào)輸入二、譯碼器

譯碼器（Decoder）的功能與編碼器（Encoder）正好相反。譯碼器是將每個(gè)輸入的二進(jìn)制代碼譯成其所對(duì)應(yīng)的高、低電平信號(hào)或另外一種代碼輸出。常用的譯碼器有二進(jìn)制譯碼器、二—十進(jìn)制譯碼器、顯示譯碼器等。1.二進(jìn)制譯碼器2線－4線譯碼器74139BA

Y0

Y1

Y2

Y310000××00011011

11110111101111011110從表中可以看出，是使能控制端。當(dāng)=1時(shí)譯碼器停止工作，將輸出端封鎖為高電平；只有當(dāng)=0時(shí)，譯碼器正常工作，將輸入的2位二進(jìn)制代碼譯成4個(gè)對(duì)應(yīng)的低電平輸出。3線－8線譯碼器74138控制輸入輸出CBA×110××100100100100100100100100××××××00000101001110010111011111111111111111110111111110111111110111111110111111110111111110111111110111111110

G1

例：用兩片3線－8線譯碼器74138組成4線-16線譯碼器，要求把輸入信號(hào)D、C、B、A譯成16個(gè)低電平信號(hào)D0-D15，并使該譯碼器具有片選使能信號(hào)EN。

解：由于74138只有3個(gè)地址輸入端，若對(duì)4位二進(jìn)制信號(hào)進(jìn)行譯碼，只能利用一個(gè)控制端作為第四個(gè)地址輸入端。將輸入信號(hào)C、B、A連接到U1和U2的C、B、A端，將U1的控制端和U2的G1端連接到D，當(dāng)D=0時(shí)，選中U1，否則選中U2，將U1的和U2的端連接到使能信號(hào)EN。當(dāng)EN=0時(shí)，譯碼器正常工作；當(dāng)EN=1時(shí)，譯碼器被禁止。2.二－十進(jìn)制譯碼器

二－十進(jìn)制譯碼是將BCD碼譯成十個(gè)獨(dú)立輸出的高電平或低電平信號(hào)。4線－10線BCD譯碼器7442的符號(hào)如圖所示。它的輸入為四位二進(jìn)制數(shù)，輸出為十個(gè)獨(dú)立的信號(hào)線0-9。序號(hào)BCD輸入輸出

DCBA

0123456789

0123456789

0000000100100011010001010110011110001001

0111111111101111111111011111111110111111111101111111111011111111110111111111101111111111011111111110偽碼

101010111100110111101111

111111111111111111111111111111111111111111111111111111111111

3．顯示譯碼器七段數(shù)碼顯示器（LED）

七段數(shù)碼顯示器主要用來顯示數(shù)字系統(tǒng)中運(yùn)行的十進(jìn)制數(shù)據(jù)0-9，它由七段可發(fā)光的線段拼合而成。常見的七段數(shù)碼顯示器有半導(dǎo)體數(shù)碼管顯示器和液晶顯示器兩種。

半導(dǎo)體數(shù)碼管的每個(gè)發(fā)光線段都是由發(fā)光二極管組成，也稱為L(zhǎng)ED數(shù)碼管或LED七段數(shù)碼顯示器。數(shù)碼管又根據(jù)發(fā)光二極管的連接方式的不同分為共陽極和共陰極兩種類型。

BCD七段顯示譯碼器

共陽極數(shù)碼管的譯碼電路7446/47

譯碼器有4個(gè)控制信號(hào)：燈測(cè)試輸入，滅零輸入，滅燈輸入/滅零輸出十進(jìn)制控制輸入輸出DCBA

abcdefg

0123456789101112131415111×1×1×1×1×1×1×1×1×1×1×1×1×1×1×

00001000110010100111010010101101101011111000110011101011011111001110111110111111

00000011100111110010010100001101100110010100100111000001000111110000000100011001111001011100110110111001011010011110000111111111××100×

XXXX00000

0XXXX1

111111101111111000000001

共陰極數(shù)碼管的譯碼電路7448(自學(xué))例：試用3線—8線譯碼器74138實(shí)現(xiàn)如下邏輯函數(shù)：解：由74138的功能可知，它的輸出就是輸入邏輯變量的最小項(xiàng)，把這些最小項(xiàng)用門電路組合起來，可以實(shí)現(xiàn)組合邏輯函數(shù)。電路的接法如圖所示。由于74138輸出低電平有效，所以使用與非門。三、數(shù)據(jù)選擇器

從多個(gè)輸入信號(hào)中選擇一個(gè)作為輸出，稱為數(shù)據(jù)選擇器（DataSelector）或多路開關(guān)（Multiplexer）。

4選1數(shù)據(jù)選擇器邏輯電路

寫出邏輯函數(shù)八路數(shù)據(jù)選擇器74151

數(shù)據(jù)選擇使能輸出CBAY×××0000010100111001011101111000000000D0D1D2D3D4D5D6D7是選擇信號(hào)的最小項(xiàng)例：用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)用多路選擇器74151實(shí)現(xiàn)函數(shù)選擇信號(hào)輸出數(shù)據(jù)信號(hào)CBAF(A,B,C)D00000101001110010111011110110100D0=1D1=0D2=1D3=1D4=0D5=1D6=0D7=0解：根據(jù)題目要求和數(shù)據(jù)選擇器的功能可以列出功能表四、數(shù)值比較器

用于比較兩個(gè)二進(jìn)制數(shù)值大小的邏輯電路稱為數(shù)值比較器（Comparator）。對(duì)于兩個(gè)二進(jìn)制數(shù)A和B，比較結(jié)果有三種情況：A>B、A=B和A<B。

比較器一位數(shù)值比較器,用于比較兩個(gè)一位二進(jìn)制數(shù)ABA=BA<BA>B00011011100010001100當(dāng)兩個(gè)多位二進(jìn)制數(shù)進(jìn)行比較時(shí)，首先應(yīng)該比較高位，若高位不相同，就不必進(jìn)行比較了；若高位相同再進(jìn)行次高位比較，如此進(jìn)行，直到分辨出兩個(gè)數(shù)的大小。

輸入串級(jí)輸入輸出A3

B3

A2

B2

A1

B1

A0

B0A`>B`A`<B`A`=B`A>BA<BA=BA3>B3×××A3<B3×××A3=B3

A2>B2××A3=B3

A2<B2××A3=B3

A2=B2

A1>B1×A3=B3

A2=B2

A1<B1×A3=B3

A2=B2

A1=B1

A0>B0A3=B3

A2=B2

A1=B1

A0<B0A3=B3

A2=B2

A1=B1

A0=B0A3=B3

A2=B2

A1=B1

A0=B0A3=B3

A2=B2

A1=B1

A0=B0××××××××××××××××××××××××100010001100010100010100010100010100010001使用7485組成八位數(shù)值比較器如果是六位數(shù)比較如何？五、加法器

一位加法器半加器，A、B是兩個(gè)加數(shù)，S是和，C是進(jìn)位

輸入輸出ABSC0001101100101001全加器CI為低位來的進(jìn)位，A、B是兩個(gè)加數(shù)，S是本位全加和，CO是向高位的進(jìn)位輸入輸出CIABSCO0000010100111001011101110010100110010111集成一位全加器

串行進(jìn)位加法器（速度慢）

每一位的相加結(jié)果都必須等低一位的進(jìn)位產(chǎn)生之后才能形成，稱為串行進(jìn)位加法器。當(dāng)位數(shù)很多時(shí)，運(yùn)算速度會(huì)很慢。先行進(jìn)位加法器（速度快）3.4組合電路的競(jìng)爭(zhēng)與冒險(xiǎn)出現(xiàn)競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象原因首先是在一個(gè)門電路中出現(xiàn)了互補(bǔ)輸入信號(hào)，然后是由于互補(bǔ)信號(hào)的時(shí)間延遲使輸出端出現(xiàn)尖鋒脈沖。

一、競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象

二、判斷競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象的方法1．代數(shù)法例：判斷以下邏輯函數(shù)的電路是否存在冒險(xiǎn)

解：式中變量A和D存在互補(bǔ)情況，令B=D=1時(shí)，令A(yù)=1,C=0時(shí)，故存在冒險(xiǎn)。2.卡諾圖法例：分析卡諾圖，判斷該邏輯電路是否存在冒險(xiǎn)

解：由卡諾圖得從圖中可知，圈2和圈3是相切的，圈1和圈3是相切的，其邏輯函數(shù)將產(chǎn)生冒險(xiǎn)三、消除競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象的方法

1．接入濾波電容在邏輯電路的輸出端并接一個(gè)小容量電容，把尖鋒脈沖消去。（缺點(diǎn)：使輸出波形變壞，只能用于對(duì)波形和延遲時(shí)間要求不嚴(yán)格的情況。）2．引入選通信號(hào)有可能出現(xiàn)競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象時(shí)，用一個(gè)選通信號(hào)將輸出門封鎖，等到所有輸入信號(hào)都變?yōu)榉€(wěn)態(tài)后，再去掉封鎖輸出信號(hào)。（難度是如何得到所需的選通信號(hào)。）3．修改邏輯設(shè)計(jì)在邏輯表達(dá)式中適當(dāng)增加一些冗余項(xiàng)。冗余項(xiàng)的增加不改變邏輯功能，但是可以消除互補(bǔ)信號(hào)產(chǎn)生的競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象。例：存在競(jìng)爭(zhēng)—冒險(xiǎn)(B=C=1)消除競(jìng)爭(zhēng)－冒險(xiǎn)作業(yè)：1,2,3,6,7,8,9,11,13,15注：13（限定一次只能撥動(dòng)一個(gè)開關(guān),即：每次開關(guān)撥動(dòng)前后，三開關(guān)狀態(tài)最小項(xiàng)是相鄰的。）本章小結(jié)第四章觸發(fā)器

觸發(fā)器是數(shù)字電路中具有記憶功能的基本邏輯單元。本章重點(diǎn)：觸發(fā)器的電路結(jié)構(gòu)和邏輯功能。觸發(fā)器：能夠存儲(chǔ)一位二值信息的基本單元電路。它是構(gòu)成時(shí)序邏輯電路的基本單元。

4.1概述觸發(fā)器必須具備以下兩個(gè)基本特點(diǎn)：①具有兩個(gè)穩(wěn)定狀態(tài)，表示0或1。②根據(jù)輸入信號(hào)將輸出置成1狀態(tài)或0狀態(tài)。按觸發(fā)方式劃分：觸發(fā)器分為電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)三種基本類型。按控制方式劃分：觸發(fā)器可分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器和T'

觸發(fā)器等幾種類型一、觸發(fā)器的描述方法1、狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖是描述觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系及轉(zhuǎn)換條件的圖形。它表示觸發(fā)器從一個(gè)狀態(tài)變化為另一個(gè)狀態(tài)或保持狀態(tài)不變時(shí)，對(duì)輸入信號(hào)的要求。用圓圈和數(shù)字表示觸發(fā)器的狀態(tài)，用箭頭表示狀態(tài)轉(zhuǎn)換的方向，并且在箭頭旁標(biāo)記狀態(tài)轉(zhuǎn)換時(shí)的條件。如：2．特性表（簡(jiǎn)化真值表，現(xiàn)態(tài)也看做輸入信號(hào)）特性表是用表格的方式表示觸發(fā)器從一個(gè)狀態(tài)變化到下一個(gè)狀態(tài)時(shí)，對(duì)輸入信號(hào)的要求。通常有觸發(fā)器的輸入信號(hào)、現(xiàn)在的狀態(tài)（也稱為現(xiàn)態(tài)）和下一個(gè)狀態(tài)（也稱為次態(tài)）構(gòu)成，一般現(xiàn)態(tài)用表示，次態(tài)用表示。如：CPD×××Q↑0×0↑1×13．特性方程（狀態(tài)方程）觸發(fā)器的次態(tài)，與輸入信號(hào)及現(xiàn)態(tài)之間的最簡(jiǎn)邏輯表達(dá)式，稱為觸發(fā)器的特性方程，也稱為狀態(tài)方程。如：4．時(shí)序圖（波形圖）用來描述觸發(fā)器的控制信號(hào)、輸入信號(hào)與觸發(fā)器狀態(tài)及輸出信號(hào)對(duì)應(yīng)關(guān)系的波形圖，它反映了輸入信號(hào)與輸出信號(hào)之間，按照一定時(shí)間順序的變化關(guān)系。如：二、RS鎖存器

1.或非門組成的RS鎖存器??01011000110010若是輸入信號(hào)SD=RD=1，則有，輸出狀態(tài)不確定。為使這種情況不出現(xiàn)，特給該鎖存器加一個(gè)約束條件（約束方程）2.RS鎖存器的特性表、狀態(tài)方程、狀態(tài)圖和時(shí)序圖SD

RD功能0000

01

01保持0101

0100復(fù)位1010

0111置位1111

0100不允許當(dāng)S=R=0時(shí)，輸出保持不變當(dāng)S=1，R=0時(shí)，輸出置1，即當(dāng)S=0，R=1時(shí)，輸出置0，即而對(duì)于S=1，R=1的情況，由于約束方程該狀態(tài)不會(huì)出現(xiàn)默認(rèn)初始狀態(tài)為“0”3．與非門組成的RS鎖存器

功能1

11

1

01

0

1保持0101

0111置位1010

0100復(fù)位0

00

0

0111不允許4.2觸發(fā)器的電路結(jié)構(gòu)及動(dòng)作特點(diǎn)一、電平觸發(fā)的觸發(fā)器——RS觸發(fā)器RS觸發(fā)器的電路結(jié)構(gòu)和圖形符號(hào)與門控制RS鎖存器討論CPRS不同取值CPSR功能1001000101保持1011010100置01101100111置111111101××不允許0×

×0×

×0101保持電平觸發(fā)RS觸發(fā)器的特性表

由于在CP=1的全部時(shí)間段內(nèi)，S和R輸入信號(hào)都能通過G3、G4門加到RS觸發(fā)器上，所以在CP=1的全部時(shí)間里，S和R狀態(tài)的變化都會(huì)引起輸出狀態(tài)的改變。如果輸入信號(hào)多次發(fā)生變化，也會(huì)引起觸發(fā)器輸出端的多次變化，這種現(xiàn)象稱為“空翻”。空翻會(huì)使時(shí)序電路不能按時(shí)鐘節(jié)拍正常地工作，降低觸發(fā)器的抗干擾能力。電平觸發(fā)方式的動(dòng)作特點(diǎn)例：干擾脈沖二、脈沖觸發(fā)的觸發(fā)器——主從RS觸發(fā)器從觸發(fā)器主觸發(fā)器延遲輸出討論CPRS不同取值CPRS功能00000101保持01010111置110100100置0111101××不定狀態(tài)轉(zhuǎn)換圖特性方程主從JK觸發(fā)器（在主從RS觸發(fā)器基礎(chǔ)上，引入反饋，消除RS約束條件）反饋線反饋線如Q=0，封鎖K端（信號(hào)、干擾），如Q=1，封鎖J端（干擾、干擾）；允許J、K同時(shí)為“1”。存在（干擾）一次變化現(xiàn)象。CPJK功能00000101保持01010100置010100111置111110110翻轉(zhuǎn)主從JK觸發(fā)器的特性表特性方程狀態(tài)轉(zhuǎn)換圖主從JK觸發(fā)器存在一次變化現(xiàn)象"0"被封鎖引起Q'=1CP下降沿到來后，干擾引起Q狀態(tài)變化三、邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)器不僅將觸發(fā)器的觸發(fā)翻轉(zhuǎn)控制在CP觸發(fā)沿到來的一瞬間，而且將接收輸入信號(hào)的時(shí)間也控制在CP觸發(fā)沿到來的前一瞬間。因此，邊沿觸發(fā)器既沒有空翻現(xiàn)象，也沒有一次變化問題，提高了觸發(fā)器工作的可靠性和抗干擾能力。邊沿觸發(fā)器有多種分類方式。從觸發(fā)方式上可分為上升沿或下降沿；從類型上可分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器等；從結(jié)構(gòu)上分為維持阻塞邊沿觸發(fā)器和利用傳輸延遲邊沿觸發(fā)器等。維持阻塞RS觸發(fā)器在CP=0時(shí)，G3和G4兩個(gè)門被封鎖，使它們的輸出。此時(shí)，無論和怎樣變化，始終有，所以觸發(fā)器輸出狀態(tài)保持不變。CP上升沿時(shí)，G3和G4兩個(gè)門被打開，輸出只與CP上升沿瞬間或端的信號(hào)有關(guān)。當(dāng)、時(shí)，，，,。在CP=1期間，由于G4門的輸出連到G6門的輸入（又稱置0維持線），無論為何值，仍維持又由于G4門的輸出與G3門的輸入相連（又稱置1阻塞線），無論為何值，使保持不變。此時(shí)，從觸發(fā)器置0。CP上升沿到來，在CP=0時(shí)，G3=1，G4=111001當(dāng)、時(shí)，，，,。在CP=1期間，由于G3門的輸出連到G5門的輸入（又稱置1維持線），無論為何值，仍維持又由于G3門的輸出與G4門的輸入相連（又稱置0阻塞線），無論為何值，使保持不變。此時(shí)，從觸發(fā)器置1。CP上升沿到來，在CP=0時(shí)，G3=1，G4=111001維持阻塞D觸發(fā)器當(dāng)D=1時(shí)，相當(dāng)于維持阻塞RS觸發(fā)器的，，CP上升沿到來后，觸發(fā)器置1；當(dāng)D=0時(shí)，相當(dāng)于維持阻塞RS觸發(fā)器的，，CP上升沿到來后，觸發(fā)器置0。在CP=0時(shí)，G3=1，G4=1維持阻塞D觸發(fā)器特性表、特性方程、狀態(tài)轉(zhuǎn)換圖、邏輯符號(hào)圖CPD×××Q↑0×0↑1×1利用傳輸延遲的邊沿JK觸發(fā)器G7和G8與非門組成輸入控制門，而且G7和G8門的延遲時(shí)間比RS鎖存器翻轉(zhuǎn)時(shí)間要長(zhǎng)?？刂崎TRS鎖存器觸發(fā)器置1過程100當(dāng)CP=0時(shí),G7=1,G8=1;G3=0,G6=0;G4=1,G5=0;Q=0不變當(dāng)CP=1時(shí)，G3、G6門打開，G3=1,G6=0，接替G4、G5門的工作，保持RS

鎖存器輸出不變；G7G8經(jīng)過一段延遲后，和

;此時(shí)G4=0,G5=0。Q=0不變111001001100010當(dāng)CP=1且G7、G8延遲后；G7=0,G8=1;G3=1,G6=0,G4=0,G5=0;Q=010當(dāng)CP下降沿到來時(shí)，首先G3=0,G6=0;由于G7=0,G8=1延遲不變;G4=0,G5=0,G1(Q)=1;G2=1;G4=0,G5=1,G1=1,G2=0;實(shí)現(xiàn)Q置1。G7G8延遲后，G7=1,G8=1G4=0,G5=1,Q=1不變。01000101101001

其他過程不再討論，本電路為下降沿觸發(fā)的JK觸發(fā)器。下降沿邊沿JK觸發(fā)器特性表、特性方程、邏輯符號(hào)圖JK功能00000101保持01010100置010100111置111110110翻轉(zhuǎn)4.3觸發(fā)器的邏輯功能及相互轉(zhuǎn)換（應(yīng)用重點(diǎn)）

1、RS觸發(fā)器（電平、脈沖、邊沿）

一、五種觸發(fā)器2、JK觸發(fā)器3、D觸發(fā)器4、T觸發(fā)器T觸發(fā)器：T=1時(shí)，每來一個(gè)時(shí)鐘信號(hào)CP，觸發(fā)器就翻轉(zhuǎn)一次；T=0時(shí)，觸發(fā)器狀態(tài)保持不變。5、T′觸發(fā)器T′觸發(fā)器：在數(shù)字電路中，每來一個(gè)時(shí)鐘脈沖就翻轉(zhuǎn)一次的電路，統(tǒng)稱為T′觸發(fā)器。T′CD4013雙D觸發(fā)器（引腳圖）實(shí)際的上升沿D、JK觸發(fā)器，資料來源21IC.comCD4013雙D觸發(fā)器（功能邏輯符號(hào)圖）CD4013雙D觸發(fā)器（內(nèi)部結(jié)構(gòu)邏輯電路圖）CD4013雙D觸發(fā)器（功能真值表）CD4027雙JK觸發(fā)器CD4027雙JK觸發(fā)器CD4027雙JK觸發(fā)器CD4027雙JK觸發(fā)器二、常用觸發(fā)器的相互轉(zhuǎn)換根據(jù)需要實(shí)現(xiàn)觸發(fā)器的轉(zhuǎn)換目標(biāo)觸發(fā)器已有觸發(fā)器輸入轉(zhuǎn)換邏輯轉(zhuǎn)換方法依據(jù)特性方程進(jìn)行①寫出已有觸發(fā)器和目標(biāo)觸發(fā)器的特性方程。②變換目標(biāo)觸發(fā)器的特性方程，使其形式與已有觸發(fā)器的特性方程一致；③比較兩個(gè)特性方程，依據(jù)方程相等的原則求出轉(zhuǎn)換邏輯；④由轉(zhuǎn)換邏輯畫出邏輯電路圖。1、由JK觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器由JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器已有目標(biāo)所以1DCPD觸發(fā)器（下降沿）由JK觸發(fā)器轉(zhuǎn)換成T（T′）觸發(fā)器已有目標(biāo)所以J=T，K=T目標(biāo)所以J=K=1TCPT觸發(fā)器1CPT′觸發(fā)器

J=T，K=TJ=K=12、由D觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器從D觸發(fā)器到JK觸發(fā)器已有目標(biāo)所以J1≥1＆＆KCPJK觸發(fā)器（上升沿）從D觸發(fā)器到T觸發(fā)器已有目標(biāo)所以T=1CPT觸發(fā)器（上升沿）從D觸發(fā)器到T′觸發(fā)器已有目標(biāo)所以CPT′觸發(fā)器（上升沿）作業(yè)：P/1351,3,4,5,6,9,12,15本章小結(jié)第五章時(shí)序邏輯電路?時(shí)序邏輯電路的分析方法?時(shí)序邏輯電路的設(shè)計(jì)方法?常用的幾種時(shí)序邏輯電路時(shí)序邏輯電路的特點(diǎn)1、功能上：任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，還與電路原來的狀態(tài)有關(guān)。例：串行加法器，兩個(gè)多位數(shù)從低位到高位逐位相加。2.電路結(jié)構(gòu)上

①包含存儲(chǔ)電路和組合電路

②存儲(chǔ)器狀態(tài)和輸入變量共同決定輸出5.1

概述3、時(shí)序邏輯電路可以用三個(gè)方程組來描述：4、時(shí)序電路的分類依據(jù)觸發(fā)器的動(dòng)作特點(diǎn)分類：同步時(shí)序電路：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘使用統(tǒng)一的CLK，狀態(tài)變化發(fā)生在同一時(shí)刻。異步時(shí)序電路：沒有統(tǒng)一的CLK，觸發(fā)器狀態(tài)的變化不同時(shí)發(fā)生，有先有后。依據(jù)輸出信號(hào)的特點(diǎn)分類：Mealy型：輸出信號(hào)取決于存儲(chǔ)電路的狀態(tài)和輸入變量；Moore型：輸出信號(hào)僅僅取決于存儲(chǔ)電路的狀態(tài)。2、描述時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換狀態(tài)表狀態(tài)圖時(shí)序圖一、狀態(tài)圖存儲(chǔ)電路的狀態(tài)輸入變量/輸出狀態(tài)轉(zhuǎn)換方向二、狀態(tài)表輸入變量電路初態(tài)狀態(tài)方程電路的次態(tài)輸出方程現(xiàn)態(tài)下的輸出值輸入變量x現(xiàn)態(tài)變量

次態(tài)變量輸出變量y三、時(shí)序圖邏輯功能：時(shí)序電路在時(shí)鐘脈沖CP作用下，輸入、輸出狀態(tài)隨時(shí)間變化的波形圖稱為時(shí)序圖。七進(jìn)制加法計(jì)數(shù)器5.2時(shí)序邏輯電路的分析分析：根據(jù)給定時(shí)序電路，確定它的邏輯功能。即找出在輸入和CLK作用下，電路的次態(tài)和輸出。

5.2.1同步時(shí)序電路的分析方法一般步驟：①確定組合電路部分和存儲(chǔ)電路部分；②由邏輯圖寫出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程，即存儲(chǔ)電路中每個(gè)觸發(fā)器輸入信號(hào)的邏輯函數(shù)式；③將驅(qū)動(dòng)方程代入特性方程，得出每個(gè)觸發(fā)器的狀態(tài)方程；④根據(jù)邏輯圖寫出電路的輸出方程；⑤建立狀態(tài)表、畫出狀態(tài)圖；⑥確定電路的邏輯功能。例：寫出如圖所示電路的驅(qū)動(dòng)方程、狀態(tài)方程、輸出方程，畫出狀態(tài)表、狀態(tài)圖并判斷其邏輯功能。③將驅(qū)動(dòng)方程帶入D觸發(fā)器的特性方程中，得狀態(tài)方程：

④輸出方程：①電路由一個(gè)D觸發(fā)器構(gòu)成存儲(chǔ)電路，由與門、或門及非門構(gòu)成組合電路。②電路的驅(qū)動(dòng)方程為：解⑤列出狀態(tài)表、狀態(tài)圖。根據(jù)狀態(tài)方程和輸出方程，將對(duì)應(yīng)的輸入、現(xiàn)態(tài)、次態(tài)和輸出分別填入狀態(tài)表中。狀態(tài)表

輸入

現(xiàn)態(tài)

次態(tài)

輸出0000011010101101狀態(tài)方程：輸出方程：⑥確定邏輯功能：電路在輸入為1時(shí)構(gòu)成二進(jìn)制計(jì)數(shù)器，在輸入為0時(shí)，維持原態(tài)。0/00/0例：寫出圖5.8所示電路的驅(qū)動(dòng)方程、狀態(tài)方程、輸出方程、狀態(tài)表并畫出狀態(tài)圖。若x=0011110，觸發(fā)器初始狀態(tài)，，畫出時(shí)序圖。①驅(qū)動(dòng)方程：②狀態(tài)方程：

③輸出方程：

輸入現(xiàn)態(tài)次態(tài)輸出000000001000010000011000100010101100110110111111⑤列出狀態(tài)表、狀態(tài)圖、時(shí)序圖。5.2.2異步時(shí)序電路的分析方法

在異步時(shí)序電路中，每次電路狀態(tài)發(fā)生轉(zhuǎn)換時(shí)并不是所有觸發(fā)器都有觸發(fā)脈沖CP信號(hào)。所以，在計(jì)算觸發(fā)器的次態(tài)時(shí)，首先應(yīng)找出每次電路狀態(tài)轉(zhuǎn)換時(shí)各個(gè)觸發(fā)器是否有CP信號(hào)，沒有觸發(fā)脈沖信號(hào)的觸發(fā)器將保持原來的狀態(tài)。例：試分析圖中所示電路的功能。由邏輯圖寫出驅(qū)動(dòng)方程和輸出函數(shù)。由圖可知：

輸出方程：

②由D觸發(fā)器的特性方程和上述方程，列出觸發(fā)器的次態(tài)方程。

驅(qū)動(dòng)方程：

③列出狀態(tài)表、狀態(tài)圖。

序號(hào)CPCP2CP1y0↑00↑↑1101↑01↑↑1102↑100↑1003↑11↑↑001邏輯功能：二進(jìn)制計(jì)數(shù)器。在01狀態(tài)下可以進(jìn)入有效循環(huán)，但在10狀態(tài)不能自啟動(dòng)。5.3

常用的時(shí)序邏輯電路寄存器移位寄存器計(jì)數(shù)器1、

4位寄存器74LS754個(gè)D鎖存器組成，C高電平期間Q隨D改變。一、寄存器功能：存儲(chǔ)一組二值代碼在門控信號(hào)C高電平期間，輸出端Q的狀態(tài)隨D端變化；當(dāng)門控信號(hào)C變成低電平之后，Q端狀態(tài)保持不變。輸入輸出說明DCQ0111×001Q存0存1保持2、4位寄存器74175由4個(gè)邊沿觸發(fā)的D觸發(fā)器構(gòu)成。CP上升沿時(shí)，Q隨此刻D改變。011001輸入輸出說明CPD0×

×1↑11↑010×清0置1置0保持異步置0端3、寄存器SN74273由8個(gè)D觸發(fā)器構(gòu)成。在時(shí)鐘信號(hào)CP上升沿，Q端接收輸入端D的數(shù)據(jù)。

輸入輸出說明

CPDQ0×

×1↑11↑010×010Q清0置1置0保持4、寄存器SN74373由8個(gè)D鎖存器器構(gòu)成，三態(tài)輸出。

當(dāng)C信號(hào)為高電平時(shí)，輸出Q隨數(shù)據(jù)輸入D變化；當(dāng)C信號(hào)為低電平時(shí)，輸入信號(hào)被鎖存。寄存器SN74LS373具有較強(qiáng)的驅(qū)動(dòng)能力，常在單片機(jī)系統(tǒng)中用來鎖存地址和數(shù)據(jù)信號(hào)。所以常稱為鎖存器。輸入輸出說明CDQ01101000×1×

×10Qz置1置0保持高阻功能：存儲(chǔ)+移位二、移位寄存器每經(jīng)過一個(gè)CLK上升沿，數(shù)據(jù)依次右移1位。10111101011（1）八位串入/并出移位寄存器SN74LS1648個(gè)具有異步清除端的RS觸發(fā)器組成

時(shí)鐘端

清除端

串行輸入端

A·B

并行輸出

輸入輸出說明CPA

BQAQB…QH×0×

×01×

×↑111↑10×↑1×000…0QAQB…QH1QA…QG0QA…QG0QA

…QG清0保持移入1移入0移入0應(yīng)用：使用SN74LS164驅(qū)動(dòng)數(shù)碼管

①10110000⑧

⑨11000000⒃（2）4位雙向移位寄存器74LS194A

左/右移，并行輸入，保持，異步置零等功能。RDS1S0工作狀態(tài)0XX異步置零100保持101右移110左移111并行輸入用74LS194A接成多位雙向移位寄存器例如：用74LS194A構(gòu)成8位雙向移位寄存器三、計(jì)數(shù)器用于計(jì)數(shù)、分頻、定時(shí)、產(chǎn)生脈沖以及數(shù)字運(yùn)算等。分類：按觸發(fā)器動(dòng)作特點(diǎn)分：同步計(jì)數(shù)器和異步計(jì)數(shù)器。按計(jì)數(shù)過程中數(shù)字增減分：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。按計(jì)數(shù)器中的數(shù)字編碼分：二進(jìn)制、二—十進(jìn)制和循環(huán)碼計(jì)數(shù)器等。按計(jì)數(shù)容量分：五進(jìn)制、十進(jìn)制、六十進(jìn)制計(jì)數(shù)器等。同步計(jì)數(shù)器同步二進(jìn)制計(jì)數(shù)器1、同步二進(jìn)制加法計(jì)數(shù)器原理：在多位二進(jìn)制數(shù)末位加1，若第i位以下皆為1時(shí)，則第i位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用JK觸發(fā)器構(gòu)成計(jì)數(shù)器，則第n位觸發(fā)器翻轉(zhuǎn)的條件為：4位二進(jìn)制同步加法計(jì)數(shù)器分頻器十六進(jìn)制計(jì)數(shù)器器件實(shí)例：4位二進(jìn)制加法計(jì)數(shù)器

SN74163同步預(yù)置端

清除端

使能控制端

進(jìn)位輸出端

輸入輸出

ENTENP

CPQn0×

×

×10