數(shù)字系統(tǒng)設(shè)計與VerilogHDL(第5版)第1章課件

1、數(shù)字系統(tǒng)設(shè)計與Verilog HDL （第5版）,1,PPT學(xué)習(xí)交流,數(shù)字系統(tǒng)設(shè)計與Verilog HDL（第5版）,2,PPT學(xué)習(xí)交流,第1章 EDA技術(shù)概述,1.1 EDA技術(shù)及其發(fā)展 1.2 Top-down設(shè)計與IP核復(fù)用 1.3 數(shù)字設(shè)計的流程 1.4 常用的EDA軟件工具 1.5 EDA技術(shù)的發(fā)展趨勢,3,PPT學(xué)習(xí)交流,EDA（Electronic Design Automation） 就是以計算機為工作平臺，以EDA軟件工具為開發(fā)環(huán)境，以PLD器件或者ASIC專用集成電路為目標(biāo)器件設(shè)計實現(xiàn)電路系統(tǒng)的一種技術(shù)。,1電子CAD（Computer Aided Design） 2電子C

2、AE（Computer Aided Engineering） 3EDA（Electronic Design Automation）,1.1 EDA技術(shù)及其發(fā)展,4,PPT學(xué)習(xí)交流,EDA技術(shù)的應(yīng)用范疇,5,PPT學(xué)習(xí)交流,EDA技術(shù)的新發(fā)展,（1）電子技術(shù)各個領(lǐng)域全方位融入EDA技術(shù)。 （2）IP（Intellectual Property）核在電子設(shè)計領(lǐng)域得到了廣泛的應(yīng)用。 （3）嵌入式微處理器軟核的出現(xiàn)，更大規(guī)模的FPGA/CPLD器件的不斷推出，使得SoPC（System on Programmable Chip，可編程芯片系統(tǒng)）步入實用化階段。 （4）用FPGA實現(xiàn)完全硬件的DSP（數(shù)

3、字信號處理）處理成為可能。 （5）在設(shè)計和仿真兩方面支持標(biāo)準(zhǔn)硬件描述語言的EDA軟件不斷推出，系統(tǒng)級、行為驗證級硬件描述語言的出現(xiàn)使得復(fù)雜電子系統(tǒng)的設(shè)計和驗證更加高效。,6,PPT學(xué)習(xí)交流,現(xiàn)代EDA技術(shù)的特征,（1）采用硬件描述語言（HDL）進行設(shè)計 （2）邏輯綜合與優(yōu)化 （3）開放性和標(biāo)準(zhǔn)化 （4）更完備的庫（Library）,7,PPT學(xué)習(xí)交流,1.2 Top-down設(shè)計與IP核復(fù)用,1.2.1 Top-down設(shè)計,1.2.2 Bottom-up設(shè)計,1.2.3 IP復(fù)用技術(shù)與SOC,8,PPT學(xué)習(xí)交流,1.2.1 Top-down設(shè)計,Top-down的設(shè)計須經(jīng)過“設(shè)計驗證修改設(shè)計

4、再驗證”的過程，不斷反復(fù)，直到結(jié)果能夠?qū)崿F(xiàn)所要求的功能，并在速度、功耗、價格和可靠性方面實現(xiàn)較為合理的平衡。,9,PPT學(xué)習(xí)交流,Bottom-up設(shè)計，即自底向上的設(shè)計，由設(shè)計者調(diào)用設(shè)計庫中的元件(如各種門電路、加法器、計數(shù)器等) ，設(shè)計組合出滿足自己需要的系統(tǒng) 缺點：效率低、易出錯,1.2.2 Bottom-up設(shè)計,10,PPT學(xué)習(xí)交流,IP（Intellectual Property）：原來的含義是指知識產(chǎn)權(quán)、著作權(quán)，在IC設(shè)計領(lǐng)域指實現(xiàn)某種功能的設(shè)計。 IP核（IP模塊）：指功能完整，性能指標(biāo)可靠，已驗證的、可重用的電路功能模塊。 IP復(fù)用（IP reuse）,1.2.3 IP復(fù)用技

5、術(shù)與SoC,11,PPT學(xué)習(xí)交流,軟IP-用VHDL等硬件描述語言描述的功能塊，但是并不涉及用什么具體電路元件實現(xiàn)這些功能。,固IP-完成了綜合的功能塊。,硬IP-供設(shè)計的最終階段產(chǎn)品：掩膜。,IP核與SoC設(shè)計,12,PPT學(xué)習(xí)交流,SoC： SYSTEM on a CHIP,13,PPT學(xué)習(xí)交流,1.3 數(shù)字設(shè)計的流程,基于FPGA/CPLD 的數(shù)字系統(tǒng)設(shè)計流程,14,PPT學(xué)習(xí)交流,1. 原理圖輸入(Schematic diagrams ) 2、硬件描述語言 (HDL文本輸入),設(shè)計輸入,（1）ABEL-HDL,（2）AHDL,（3）VHDL,（4）Verilog HDL,IEEE標(biāo)準(zhǔn),

6、硬件描述語言與軟件編程語言有本質(zhì)的區(qū)別,15,PPT學(xué)習(xí)交流,綜合（Synthesis）,將較高層次的設(shè)計描述自動轉(zhuǎn)化為較低層次描述的過程 行為綜合：從算法表示、行為描述轉(zhuǎn)換到寄存器傳輸級（RTL） 邏輯綜合：RTL級描述轉(zhuǎn)換到邏輯門級（包括觸發(fā)器） 版圖綜合或結(jié)構(gòu)綜合：從邏輯門表示轉(zhuǎn)換到版圖表示，或轉(zhuǎn)換到PLD器件的配置網(wǎng)表表示 綜合器是能自動實現(xiàn)上述轉(zhuǎn)換的軟件工具，是能將原理圖或HDL語言描述的電路功能轉(zhuǎn)化為具體電路網(wǎng)表的工具,16,PPT學(xué)習(xí)交流,C、ASM. 程序,CPU指令/數(shù)據(jù)代碼： 010010 100010 1100,軟件程序編譯器 COMPILER,軟件編譯器和硬件綜合器區(qū)別

7、,VHDL/VERILOG. 程序,硬件描述語言 綜合器 SYNTHESIZER,為ASIC設(shè)計提供的 電路網(wǎng)表文件,（a）軟件語言設(shè)計目標(biāo)流程,（b）硬件語言設(shè)計目標(biāo)流程,17,PPT學(xué)習(xí)交流,布局布線,布局布線可理解為將綜合生成的電路邏輯網(wǎng)表映射到具體的目標(biāo)器件中實現(xiàn)，并產(chǎn)生最終的可下載文件的過程。布局布線將綜合后的網(wǎng)表文件針對某一具體的目標(biāo)器件進行邏輯映射，把整個設(shè)計分為多個適合器件內(nèi)部邏輯資源實現(xiàn)的邏輯小塊，并根據(jù)用戶的設(shè)定在速度和面積之間做出選擇或折中；布局是將已分割的邏輯小塊放到器件內(nèi)部邏輯資源的具體位置，并使它們易于連線；布線則是利用器件的布線資源完成各功能塊之間和反饋信號之間的

8、連接。,18,PPT學(xué)習(xí)交流,仿真（Simulation）,功能仿真（Function Simulation） 時序仿真（Timing Simulation）,仿真是對所設(shè)計電路的功能的驗證,19,PPT學(xué)習(xí)交流,編程配置,把適配后生成的編程文件裝入到PLD器件中的過程稱為下載。 通常將對基于EEPROM工藝的非易失結(jié)構(gòu)PLD器件的下載稱為編程（Program），將基于SRAM工藝結(jié)構(gòu)的PLD器件的下載稱為配置（Configure）。,20,PPT學(xué)習(xí)交流,1.4 常用的EDA軟件工具,集成的 FPGA/CPLD開發(fā)工具 邏輯綜合器 仿真工具 其他設(shè)計工具,21,PPT學(xué)習(xí)交流,集成的FPGA

9、/CPLD開發(fā)工具,22,PPT學(xué)習(xí)交流,邏輯綜合器（Synthesizer）,23,PPT學(xué)習(xí)交流,仿真工具（simulation tools）,24,PPT學(xué)習(xí)交流,1.5 EDA技術(shù)的發(fā)展趨勢,1高性能的EDA工具將得到進一步發(fā)展 超大規(guī)模集成電路的集成度和工藝水平不斷提高。 市場對系統(tǒng)的集成度不斷提出更高的要求。 高性能的EDA工具，其自動化和智能化程度不斷提高，為嵌入式系統(tǒng)設(shè)計提供了功能強大的開發(fā)環(huán)境。 計算機硬件平臺性能大幅度提高，為復(fù)雜的SoC設(shè)計提供了物理基礎(chǔ)。,25,PPT學(xué)習(xí)交流,1.5 EDA技術(shù)的發(fā)展趨勢,2EDA技術(shù)將促使ASIC和FPGA逐步走向融合 3EDA技術(shù)的應(yīng)用領(lǐng)域?qū)⒃絹碓綇V泛,26,PPT學(xué)習(xí)交流,1.1 談?wù)勛约簩DA技術(shù)的認(rèn)識。 1.2 現(xiàn)代EDA技術(shù)的特點有哪些？ 1.3 什么是Top-down設(shè)計方式？ 1.4 數(shù)字系統(tǒng)的實現(xiàn)方式有哪些？各有什么優(yōu)缺點？ 1.5 什么是IP復(fù)用技術(shù)，IP核對EDA技術(shù)的應(yīng)用和發(fā)展有什么意義？ 1.6 用硬件描述語言設(shè)計數(shù)字電路