第4章 存儲(chǔ)器.ppt

1、第4章 存 儲(chǔ) 器,4.1 半導(dǎo)體存儲(chǔ)器的分類 4.2讀寫存儲(chǔ)器RAM 項(xiàng)目2：設(shè)計(jì)一個(gè)容量為4KB RAM存儲(chǔ)器 4.3 只讀存儲(chǔ)器ROM 項(xiàng)目3：設(shè)計(jì)一個(gè)容量為8KB ROM存儲(chǔ)器 4.4 存儲(chǔ)器分配與存儲(chǔ)器擴(kuò)展技術(shù) 項(xiàng)目4：設(shè)計(jì)一個(gè)容量為16KB ROM和8KB RAM的存儲(chǔ)器,4.1 半導(dǎo)體存儲(chǔ)器的分類 要求與目的 了解儲(chǔ)器芯片的性能指標(biāo)。 了解儲(chǔ)器芯片的基本概念。 掌握儲(chǔ)器芯片的分類。,1. 存儲(chǔ)器的概述 存儲(chǔ)器（Memory）是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來(lái)存放程序和數(shù)據(jù)。 計(jì)算機(jī)中的全部信息，包括輸入的原始數(shù)據(jù)、計(jì)算機(jī)程序、中間運(yùn)行結(jié)果和最終運(yùn)行結(jié)果都保存在存儲(chǔ)器中。它根據(jù)控制器指

2、定的位置存入和取出信息。 按用途存儲(chǔ)器可分為：,存儲(chǔ)器,高速緩沖存儲(chǔ)器(cache)(在CPU芯片內(nèi)部),主存儲(chǔ)器(內(nèi)存) ( 半導(dǎo)體),輔助存儲(chǔ)器(外存),硬盤（磁介質(zhì)）,光盤（只讀光盤、可擦除光盤）,移動(dòng)硬盤、U盤,網(wǎng)絡(luò)存儲(chǔ)器,（通過(guò)網(wǎng)絡(luò)線),CPU,cache,內(nèi)存,磁盤控制器,以太網(wǎng)控制器,。 有了存儲(chǔ)器，計(jì)算機(jī)才有記憶功能，才能保證正常工作。按用途存儲(chǔ)器可分為主存儲(chǔ)器（內(nèi)存）和輔助存儲(chǔ)器（外存）。外存通常是磁性介質(zhì)或光盤等，能長(zhǎng)期保存信息。內(nèi)存指主板上的存儲(chǔ)部件，用來(lái)存放當(dāng)前正在執(zhí)行的數(shù)據(jù)和程序，但僅用于暫時(shí)存放程序和數(shù)據(jù)，關(guān)閉電源或斷電，數(shù)據(jù)就會(huì)丟失。,存儲(chǔ)器的層次結(jié)構(gòu) 目前計(jì)算機(jī)

3、系統(tǒng)中存儲(chǔ)器組織具有典型的“CPU內(nèi)部寄存器Cache內(nèi)存外存”層次結(jié)構(gòu)，它呈現(xiàn)金字塔型結(jié)構(gòu)，越往上，存儲(chǔ)器的速度越快，容量越小，CPU的訪問(wèn)頻率越高，每位的造價(jià)越高，系統(tǒng)的擁有量越?。辉酵?，存儲(chǔ)器的容量越大，每位的造價(jià)越低，速度越慢，微機(jī)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)圖如圖4-2所示。,圖4-2 微機(jī)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)圖,2.存儲(chǔ)器的分類（內(nèi)存） 半導(dǎo)體存儲(chǔ)器的分類方法有很多種，常用的分類有如下所示。 （1）按存儲(chǔ)器制造工藝分類,雙極型:速度快、集成度低、功耗大、成本高 MOS型:速度較慢、集成度高、功耗小、成本低,（2）按存儲(chǔ)器的存取方式分類,需要說(shuō)明如下：,4.存儲(chǔ)器性能指標(biāo) 衡量存儲(chǔ)器性能指標(biāo)有

4、許多種，常用的有如下所示。 （1） 容量 容量是指存儲(chǔ)器芯片上能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)。 如果一片芯片上有N個(gè)存儲(chǔ)器存儲(chǔ)單元，每個(gè)可存放M位二進(jìn)制數(shù)，則該芯片的容量用NM表示。例如容量為10241的芯片，則該芯片上有1024個(gè)存儲(chǔ)單元，每個(gè)單元內(nèi)可存儲(chǔ)一位二進(jìn)制數(shù)。 存儲(chǔ)容量常以位（bit）、字節(jié)（Byte）、千字節(jié)（KB）、兆字節(jié)（MB）、吉字節(jié)（GB）和太字節(jié)（TB）為單位，其關(guān)系為： 1KB=210B=1024B，1MB=210KB=1024KB，1GB=210MB=1024MB，1TB=210 GB，1B=8b。,存儲(chǔ)芯片內(nèi)的存儲(chǔ)單元個(gè)數(shù)與該芯片的地址引腳數(shù)n有關(guān)，而芯片內(nèi)每個(gè)單元能存儲(chǔ)

5、的二進(jìn)制數(shù)的位數(shù)與該芯片輸入/輸出的數(shù)據(jù)線引腳數(shù)m有關(guān)。例如2114 RAM芯片有10根地址引腳（A0A9）、4根數(shù)據(jù)輸入/輸出線（I/O1I/O4），其存儲(chǔ)容量為210=1024B=1KB存儲(chǔ)單元，每個(gè)單元存儲(chǔ)4位二進(jìn)制數(shù)，即2114 RAM芯片的容量為1K4位。即可得： 存儲(chǔ)器芯片容量=單元數(shù)位數(shù) 內(nèi)存單元的個(gè)數(shù)= 2n ;每?jī)?nèi)存單元存儲(chǔ)數(shù)據(jù)位數(shù)=m 存儲(chǔ)器的容量= 2n * m 位 例如，6264存儲(chǔ)器芯片容量為8K8位。,（2） 存取時(shí)間 存取時(shí)間是指存數(shù)的寫操作和取數(shù)的讀操作所占用的時(shí)間，一般以ns為單位。存儲(chǔ)器芯片的手冊(cè)中一般要給出典型的存取時(shí)間或最大時(shí)間。在芯片外殼上標(biāo)注的型號(hào)往

6、往也給出了時(shí)間參數(shù)，例如6116-12，表示該芯片的存取時(shí)間為12ns。 （3） 功耗 功耗指每個(gè)存儲(chǔ)單元所消耗的功率，單位為W/單元，也有用每塊芯片總功率來(lái)表示功耗的，單位為mW/芯片。一般MOS型存儲(chǔ)器的功耗小于相同容量的雙極型存儲(chǔ)器。 （4） 電源 電源指存儲(chǔ)器芯片工作時(shí)所需的電源電壓。有的存儲(chǔ)器芯片只要單一+5V，而有的要多種電源才能工作，例如12V，5V等。,4.2 讀寫存儲(chǔ)器RAM 一、RAM的原理(主要介紹SRAM靜態(tài)RAM) SRAM主要由存儲(chǔ)體和外圍電路構(gòu)成如下圖,Y譯碼,X譯碼,A0,A1,Ap,Ap+1,Ap+2,An,存儲(chǔ)體,I/O緩沖器,D0,D1,Dm-1,存儲(chǔ)器控

7、制邏輯,R/W 讀/寫,CE 選片,輸出驅(qū)動(dòng),1、存儲(chǔ)體 是存儲(chǔ)0或1信息的電路實(shí)體，它由許多存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元賦予一個(gè)編號(hào)，稱為單元地址號(hào)。而每個(gè)單元由若干個(gè)二進(jìn)制位組成，每個(gè)二進(jìn)制位為一個(gè)基本存儲(chǔ)電路。例：1K*8位存儲(chǔ)器，容量為1024*8位，它有1024個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元可以存儲(chǔ)8位二進(jìn)制數(shù)。,VCC,A,B,I/O,I/O,D0,D0,X地址譯碼線,Y地址譯碼線,基本存儲(chǔ)電路R-S觸發(fā)器,VCC,A,B,I/O,I/O,D0,D0,X地址譯碼線,SRAM的芯片有不同的規(guī)格，常用的有2114（1K4位）、4118（1K8位）、6116（2K8位）、6264（8K8位）、6

8、2256（32K8位）和628128（）等。隨著大規(guī)模集成電路的發(fā)展SRAM的集成度也在不斷增大。 下面以6116為例進(jìn)行介紹。,6116是一個(gè)容量為2K8位的高速靜態(tài)CMOS可讀寫存儲(chǔ)器芯片，6116的引腳如圖4-5（a）所示，在24個(gè)引腳中有11條地址線（A0A10）、8條數(shù)據(jù)線（I/O1I/O8）、1條電源線（VCC）和1條地線（GND），此外還有3條控制線：/CS片選、/OE輸出允許、/WE寫允許、/CS、/OE和/WE的組合決定了6116的工作方式，如表4-1所示。,6116是一個(gè)容量為2K8位的高速靜態(tài)CMOS可讀寫存儲(chǔ)器芯片,表4-1 6116芯片的工作方式,項(xiàng)目2：設(shè)計(jì)一個(gè)容量

9、為4KB RAM存儲(chǔ)器 1項(xiàng)目要求與目的 （1）項(xiàng)目要求：利用SRAM 6116（2KB8位）及譯碼器74LS138，設(shè)計(jì)一個(gè)存儲(chǔ)容量為4KB RAM存儲(chǔ)器。要求RAM的地址范圍為7C000H7CFFFH。 （2）項(xiàng)目目的： 了解擴(kuò)展存儲(chǔ)器的方法。 了解靜態(tài)6116芯片性能及引腳。 了解8086CPU與SRAM的連接方法。,2項(xiàng)目電路連接與說(shuō)明 （1）項(xiàng)目電路連接：如圖4-3所示。 （2）項(xiàng)目說(shuō)明：項(xiàng)目需要系統(tǒng)地址總線20位（A0A19）,數(shù)據(jù)總線8位（D0D7），控制信號(hào)為 RD、WR、M/I0。 需要存儲(chǔ)芯片數(shù)及地址信號(hào)線的分配 4KB RAM需要2片6116（2KB8位）構(gòu)成。 地址信號(hào)

10、線的分配 地址范圍確定 由于用74LS138作片選譯碼器，所以A13A11應(yīng)該接CBA,最多可選擇8片，本項(xiàng)目用2片。A18A14高有效，A19經(jīng)過(guò)反相器接G1。,3項(xiàng)目電路原理圖 項(xiàng)目電路原理圖如圖4-3所示。電路由2片SRAM 6116芯片、1片74LS138譯碼器芯片和門電路等組成。,圖4-3 電路原理圖,AB地址總線A0A19,DB數(shù)據(jù)總線,CB控制總線,A0A10,A,B,C,G2B,G2A,G1,20根,A0A19,A15,A13,M/IO,A14,A12,A11,74LS138譯碼器,D0D15,A16,8086CPU的三種總線與RAM6116詳細(xì)的連線圖,A18,A17,A19

11、,A0A10,D0D7,D0D7,RD,WR,4.4 存儲(chǔ)器分配與存儲(chǔ)器擴(kuò)展技術(shù) 1. 存儲(chǔ)器與CPU的連接 存儲(chǔ)芯片與CPU芯片相連時(shí)，特別要注意片與片之間的地址線、數(shù)據(jù)線和控制線的連接。 (1) 地址線的連接 存儲(chǔ)芯片的容量不同，其地址線數(shù)也不同，CPU的地址線數(shù)往往比存儲(chǔ)芯片的地址線數(shù)多。通?？偸菍PU地址線的低位與存儲(chǔ)芯片的地址線相連。CPU地址線的高位或在存儲(chǔ)芯片擴(kuò)充時(shí)用，或做其他用途，如片選信號(hào)等。,(2) 數(shù)據(jù)線的連接 若存儲(chǔ)器芯片數(shù)據(jù)線為8根時(shí)，可直接與cpu的數(shù)據(jù)線D0D7相連；若存儲(chǔ)器芯片數(shù)據(jù)線不是8根時(shí)（一般為1根或4根），此時(shí)，必須對(duì)存儲(chǔ)芯片擴(kuò)位，使其數(shù)據(jù)位數(shù)與CPU

12、的數(shù)據(jù)線數(shù)相等。,圖4-16 存儲(chǔ)芯片的位擴(kuò)展(用64K1bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器),圖4-18由8片1K4位的芯片組成4K8位的存儲(chǔ)器,(3) 讀/寫命令線的連接 CPU讀/寫命令線一般可直接與存儲(chǔ)芯片的讀/寫控制端相連，通常高電平為讀，低電平為寫。有些CPU的讀/寫命令線是分開(kāi)的，此時(shí)CPU的讀命令線應(yīng)與存儲(chǔ)芯片的允許讀控制端相連，而CPU的寫命令線則應(yīng)與存儲(chǔ)芯片的允許寫控制端相連。,(4) 片選線的連接 (5)存儲(chǔ)器與CPU連接時(shí)需考慮的問(wèn)題 CPU總線的負(fù)載能力。 CPU的時(shí)序和存儲(chǔ)器的存取速度之間的配合問(wèn)題。,3. 存儲(chǔ)芯片的選擇 用戶擴(kuò)展存儲(chǔ)器往往需要由一定數(shù)量的存儲(chǔ)芯片

13、構(gòu)成，選擇存儲(chǔ)芯片時(shí)需要考慮數(shù)量和性能兩個(gè)方面的問(wèn)題。 (1) 芯片類型的確定：根據(jù)實(shí)際功能的需要，選擇合適的存儲(chǔ)芯片，如ROM、EPROM、EEPROM、FLASH等。 (2) 芯片型號(hào)及數(shù)量的確定：綜合考慮速度、容量，以及價(jià)格、功能等個(gè)方面的指標(biāo)，確定選擇何種型號(hào)的存儲(chǔ)芯片。通常選用ROM存放系統(tǒng)程序，標(biāo)準(zhǔn)子程序和各類常數(shù)等。RAM則是為用戶編程而設(shè)置的。此外，在考慮芯片的數(shù)量時(shí)，要盡量是連線簡(jiǎn)單方便。,4.存儲(chǔ)器接口中的片選 （1）實(shí)現(xiàn)片選的三種方式 根據(jù)對(duì)地址總線的高位地址譯碼方法不同，存儲(chǔ)器接口中實(shí)現(xiàn)片選控制的方法通常有三種，即全譯碼法、部分譯碼法和線選法。下面簡(jiǎn)單的介紹各自特點(diǎn)，有

14、關(guān)應(yīng)用在擴(kuò)展應(yīng)用舉例里面介紹。 全譯碼法 就是除了將地址總線的低位地址直接連至各存儲(chǔ)器芯片的地址線外，將所有余下的高位地址全部用于譯碼，譯碼輸出作為各存儲(chǔ)器芯片的片選信號(hào)。采用全譯碼法的優(yōu)點(diǎn)是存儲(chǔ)器中每一存儲(chǔ)單元都有惟一確定的地址；缺點(diǎn)是譯碼電路比較復(fù)雜。 部分譯碼法 就是只選用地址總線高位地址的一部分進(jìn)行譯碼，以產(chǎn)生各個(gè)存儲(chǔ)器芯片的片選信號(hào)。它的優(yōu)點(diǎn)是片選譯碼電路比較簡(jiǎn)單；缺點(diǎn)是存儲(chǔ)器空間中存在地址重疊區(qū)，使用的時(shí)候需要注意。,線選法 就是將地址總線的高位地址不經(jīng)過(guò)譯碼，直接將它們作為存儲(chǔ)器芯片的片選信號(hào)，即稱為線選法，根本不需要使用片選譯碼電路。該方法的突出優(yōu)點(diǎn)是無(wú)須使用片選譯碼器；缺點(diǎn)是

15、存儲(chǔ)器地址空間被分成了相互隔離的區(qū)段，造成地址空間的不連續(xù)，該編程帶來(lái)不便。線選法通常適用于存儲(chǔ)容量比較小且不要求存儲(chǔ)容量擴(kuò)充的小系統(tǒng)中。,圖4-15 74LS138引腳圖,（2）74LS138譯碼器 74LS138 為3 線8 線譯碼器,引腳如圖4-15所示如下：,例、 某系統(tǒng)擴(kuò)展一片6232RAM(4K*8位)與6264RAM(8K*8位)，利用74LS138譯碼器，畫出與8088/8086CPU系統(tǒng)總線的連線，并計(jì)算出兩個(gè)芯片的基本地址。,AB地址總線A0A19,DB數(shù)據(jù)總線,CB控制總線,A0A11,A,B,C,G2B,G2A,G1,20根,A0A19,A15,M/IO,A14,A13

16、,74LS138譯碼器,D0D15,8086CPU的三種總線與RAM詳細(xì)的連線圖（部分譯碼法，有重疊地址）,A0A12,D0D7,D0D7,RD,WR,A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0,6232片內(nèi)地址,接入138譯碼器地址,6232,x x x x 0 0 0 x 0 0 0 0 0 0 0 0 0 0 0 0,x x x x 0 0 0 x 1 1 1 1 1 1 1 1 1 1 1 1,最小00000H,最大00FFFH,6264,x x x x 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0,x x x

17、 x 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1,最小02000H,最大03FFFH,6264片內(nèi)地址,見(jiàn)圖4-14接線,基本地址范圍,有重疊地址,部分譯碼法基本地址范圍,AB地址總線A0A19,DB數(shù)據(jù)總線,CB控制總線,A0A11,A,B,C,G2B,G2A,G1,20根,A0A19,A15,M/IO,A14,A13,74LS138譯碼器,D0D15,8086CPU的三種總線與RAM詳細(xì)的連線圖（6264全譯碼法，無(wú)重疊地址）,A0A12,D0D7,D0D7,RD,WR,A17,A16,A18,A19,A19A18A17A16A15A14A13A12A11A10A9A8

18、A7A6A5A4A3A2A1A0,6232片內(nèi)地址,接入138譯碼器地址,6232,0 0 0 0 0 0 0 x 0 0 0 0 0 0 0 0 0 0 0 0,0 0 0 0 0 0 0 x 1 1 1 1 1 1 1 1 1 1 1 1,最小00000H,最大00FFFH,6264,0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0,0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1,最小02000H,最大03FFFH,6264片內(nèi)地址,見(jiàn)圖4-14接線,基本地址范圍,6264無(wú)重疊地址,全譯碼法基本地址范圍,AB地址總線A0A19

19、,DB數(shù)據(jù)總線,CB控制總線,A0A11,20根,A0A19,D0D15,8086CPU的三種總線與RAM詳細(xì)的連線圖（線選法，重疊地址）,A0A12,D0D7,D0D7,RD,WR,A13,A14,A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0,6232片內(nèi)地址,接入138譯碼器地址,6232,x x x x x 1 0 x 0 0 0 0 0 0 0 0 0 0 0 0,x x x x x 1 0 x 1 1 1 1 1 1 1 1 1 1 1 1,最小04000H,最大04FFFH,6264,x x x x x 0 1 0 0 0 0

20、 0 0 0 0 0 0 0 0 0,x x x x x 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1,最小02000H,最大03FFFH,6264片內(nèi)地址,見(jiàn)圖4-14接線,基本地址范圍,6264無(wú)重疊地址,線選法基本地址范圍,6.擴(kuò)展應(yīng)用舉例 【例4-1】 試用8K8位芯片實(shí)現(xiàn)64KB存儲(chǔ)器擴(kuò)展，其地址范圍要求為0C00000CFFFFH。 解：系統(tǒng)地址總線為20位，其中8K容量的存儲(chǔ)芯片需要(81024B=23210B=213B)13根低位地址線進(jìn)行字選，則系統(tǒng)地址總線中的A0A12將直接接在存儲(chǔ)芯片的地址線上，而用A13A19經(jīng)過(guò)74LS138譯碼器輸出形成8根片選信號(hào)。

21、將8片存儲(chǔ)芯片的地址按表4-5所示進(jìn)行劃分。,表4-5 各存儲(chǔ)器芯片的地址空間范圍,方法1：用全譯碼法實(shí)現(xiàn)片選。就是所有未參加字選的高位地址線全部參加譯碼以形成片選信號(hào)。如圖4-19中虛線框內(nèi)所示，所有高位地址線全部參加譯碼以獲得所需的片選信號(hào)。,圖4-19 全譯碼電路的一種實(shí)現(xiàn)(用8K8bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器),圖4-20 部分譯碼電路的一種實(shí)現(xiàn)(用8K8bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器),方法2：用部分譯碼法實(shí)現(xiàn)片選。就是只選用高位地址總線中的一部分進(jìn)行譯碼以產(chǎn)生片選信號(hào)，未參加譯碼的高位地址線不做處理。,方法2：用部分譯碼法實(shí)現(xiàn)片選。就是只選用高位地址總線中的一部分進(jìn)行譯碼

22、以產(chǎn)生片選信號(hào)，未參加譯碼的高位地址線不做處理。電路如圖4-20所示，圖中需要直接參與譯碼的高位地址線只有3根(A13A15)，這三根地址線的處理方式和全譯碼方式完全相同，不同的是部分譯碼電路中未直接參加譯碼的高位地址線(A16A19)。在對(duì)用戶擴(kuò)展存儲(chǔ)器尋址時(shí)，系統(tǒng)地址總線的高4位(A16A19)可以為任意值。也可以說(shuō)，高4位為“A19A18A17A16=1100”時(shí)，可以選中該擴(kuò)展存儲(chǔ)器中單元(此時(shí)擴(kuò)展存儲(chǔ)器地址范圍為0C0000H0CFFFFH)；高4位為“0000”時(shí)同樣可以選中該擴(kuò)展存儲(chǔ)器中的單元(此時(shí)擴(kuò)展存儲(chǔ)器地址范圍為00000H0FFFFH)；同理，高4位為“0001”時(shí)擴(kuò)展存

23、儲(chǔ)器地址范圍為10000H1FFFFH；以此類推。 可見(jiàn)，采用部分譯碼形式實(shí)現(xiàn)片選，雖然比全譯碼方式簡(jiǎn)單，但存在地址重疊區(qū)，存儲(chǔ)芯片的地址范圍是不唯一的(任何一個(gè)存儲(chǔ)單元都對(duì)應(yīng)了幾個(gè)地址)。實(shí)際上，只有在系統(tǒng)中重疊區(qū)地址并未被分配給其它芯片的情況下，才允許使用部分譯碼，否則會(huì)出現(xiàn)尋址沖突。,圖4-21 線選法實(shí)現(xiàn)片選電路,方法3：用線選法實(shí)現(xiàn)片選。就是將系統(tǒng)高位地址直接(或經(jīng)反相器)分別接至各存儲(chǔ)芯片的片選端,方法3：用線選法實(shí)現(xiàn)片選。就是將系統(tǒng)高位地址直接(或經(jīng)反相器)分別接至各存儲(chǔ)芯片的片選端，其它未使用的高位地址線不作處理。也就是說(shuō)，系統(tǒng)中有多少片選信號(hào)就至少需要多少條高位地址線。 本系

24、統(tǒng)有7根高位地址線參與片選，按照?qǐng)D4-20所示虛線框中的接法，存儲(chǔ)器芯片的地址空間如表4-6所示。表中“X”表示對(duì)應(yīng)位不確定，可以為0，也可以為1；若令“X”為0，得到的地址空間如表4-6所示。 從上例題發(fā)現(xiàn)用線選法實(shí)現(xiàn)片選存在幾個(gè)問(wèn)題： 在采用線選法的存儲(chǔ)系統(tǒng)中，應(yīng)該用軟件保證在存儲(chǔ)器尋址時(shí)片選線中每次只能有一位有效（例如定義為邏輯“0”），否則將出現(xiàn)尋址沖突，如表4-6中所示的芯片和芯片，實(shí)際可能使用的地址范圍應(yīng)如表4-7所示。 和部分譯碼類似，若高位地址線閑置不用，則在地址空間中還會(huì)存在地址重疊現(xiàn)象。 用線選法對(duì)存儲(chǔ)器進(jìn)行尋址，總會(huì)造成各芯片地址的不連續(xù)。也就是說(shuō)，總會(huì)有一些地址空間被浪

25、費(fèi)而不能分配給實(shí)際的存儲(chǔ)單元。,表4-6 存儲(chǔ)芯片的地址空間,表4-7 存儲(chǔ)芯片可用地址空間,5.存儲(chǔ)容量的擴(kuò)展 單片存儲(chǔ)芯片的容量總是有限的，它在字?jǐn)?shù)或字長(zhǎng)方面與實(shí)際存儲(chǔ)器的要求都有差距，所以需要進(jìn)行擴(kuò)充才能滿足實(shí)際存儲(chǔ)器的容量要求。通常采用方法有位擴(kuò)展法、字?jǐn)U展法、字位同時(shí)擴(kuò)展法。 （1）位擴(kuò)展法 位擴(kuò)展法是指增加存儲(chǔ)字長(zhǎng)。微機(jī)中內(nèi)存是以字節(jié)為單位進(jìn)行存儲(chǔ)的，其容量也以字節(jié)為單位進(jìn)行表示；而構(gòu)成內(nèi)存的各存儲(chǔ)芯片并不一定以字節(jié)為單位進(jìn)行組織(NM結(jié)構(gòu)的存儲(chǔ)芯片內(nèi)部是以M個(gè)bit為單位進(jìn)行組織的，而M不一定等于8)，這樣就必須首先對(duì)存儲(chǔ)芯片進(jìn)行位擴(kuò)展把多個(gè)存儲(chǔ)芯片互連成一個(gè)模塊，實(shí)現(xiàn)按字節(jié)編址

26、。 假定使用64K1的RAM存儲(chǔ)器芯片，組成64K8位的存儲(chǔ)器，可采用如圖4-16所示的位擴(kuò)展法。每一片RAM是64K1，故其地址線為16條（A0A15），可滿足整個(gè)存儲(chǔ)體容量的要求。每一片對(duì)應(yīng)于數(shù)據(jù)的1位（只有1條數(shù)據(jù)線），故只需將它們分別接到數(shù)據(jù)總線上的相應(yīng)位即可。,圖4-16 存儲(chǔ)芯片的位擴(kuò)展(用64K1bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器),（2）字?jǐn)U展法 字?jǐn)U展是僅在字向擴(kuò)充，而位數(shù)不變，因此將存儲(chǔ)器芯片的地址線、數(shù)據(jù)線、讀/寫控制線并聯(lián)，而由片選信號(hào)來(lái)區(qū)分各芯片地址，故片選信號(hào)端連接到選片譯碼器的輸出端。用8K8位的芯片采用字?jǐn)U展法組成64K8位的存儲(chǔ)器，可采用如圖4-17所示的電路

27、圖。 圖中8個(gè)芯片的數(shù)據(jù)端與CPU數(shù)據(jù)總線D0D7相連，地址總線低位地址A0A12與各芯片的13位地址端相連，而地址A13 、A14、A15經(jīng)74LS138譯碼器與8個(gè)片選端相連。,圖4-17 存儲(chǔ)芯片的字?jǐn)U展(用8K8bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器),（3）字、位同時(shí)擴(kuò)展法 字、位擴(kuò)展是指既增加存儲(chǔ)字的數(shù)量，又增加存儲(chǔ)字長(zhǎng)。一個(gè)存儲(chǔ)器的容量假定為MN位，若使用LK位的芯片（LM，KN），則需要在字、位同時(shí)擴(kuò)展。因此需要（M/L）（N/K）個(gè)存儲(chǔ)器芯片。用1K4位的芯片組成4K8位的存儲(chǔ)器，根據(jù)計(jì)算(4/18/4）=8，因此需要8片存儲(chǔ)器芯片，如圖4-18所示。,圖4-18由8片1K4位的

28、芯片組成4K8位的存儲(chǔ)器,由圖4-18可見(jiàn)，每2片構(gòu)成一組1K8位的存儲(chǔ)器，4組便構(gòu)成4K8位的存儲(chǔ)器。地址線A11、A10經(jīng)片選譯碼器得到4個(gè)片選信號(hào)CS0、CS1、CS2、CS3，分別選擇其中1K8位的存儲(chǔ)芯片。WE為讀寫控制信號(hào)。 6.擴(kuò)展應(yīng)用舉例 【例4-1】 試用8K8位芯片實(shí)現(xiàn)64KB存儲(chǔ)器擴(kuò)展，其地址范圍要求為0C00000CFFFFH。 解：系統(tǒng)地址總線為20位，其中8K容量的存儲(chǔ)芯片需要(81024B=23210B=213B)13根低位地址線進(jìn)行字選，則系統(tǒng)地址總線中的A0A12將直接接在存儲(chǔ)芯片的地址線上，而用A13A19經(jīng)過(guò)74LS138譯碼器輸出形成8根片選信號(hào)。將8片

29、存儲(chǔ)芯片的地址按表4-5所示進(jìn)行劃分。,半導(dǎo)體存儲(chǔ)器,讀寫存儲(chǔ)器 RAM,只讀存儲(chǔ)器 ROM,雙極型,MOS,靜態(tài)SRAM,動(dòng)態(tài)DRAM,不可編程、掩模ROM,可編程序PROM,可擦除、可再編程ROM,4.3 只讀存儲(chǔ)器ROM,紫外線擦除的EPROM,電子擦除的EEPROM,只讀存儲(chǔ)器（ROM）是一種只能讀出不能寫入信息的存儲(chǔ)器，所存儲(chǔ)的信息可以長(zhǎng)久保存，掉電后存儲(chǔ)信息仍不會(huì)改變。一般存放固定程序，如監(jiān)控程序、BIOS程序等，以及存放各種常數(shù)、函數(shù)表等。 按存儲(chǔ)單元的結(jié)構(gòu)和生產(chǎn)工藝的不同，ROM可分成： 掩膜只讀存儲(chǔ)器（ROM） 可編程只讀存儲(chǔ)器（PROM） 紫外光擦除可編程只讀存儲(chǔ)器（EPR

30、OM） 電可擦除可編程只讀存儲(chǔ)器（EEPROM）,1掩膜只讀存儲(chǔ)器ROM 掩膜只讀存儲(chǔ)器的每一個(gè)存儲(chǔ)單元由單管構(gòu)成，因此集成度較高。存儲(chǔ)單元的編程是在生產(chǎn)過(guò)程中，由廠家通過(guò)掩膜這道工序?qū)⑿畔⒆龅叫酒?，也就是將單管電極接入電路，未接入電路的位存1，否則存0。這類ROM的編程（信息的寫入）只能由器件制造廠在生產(chǎn)時(shí)定型，若要修改，則只能在生產(chǎn)廠重新定做新的掩膜，用戶無(wú)法自己操作編程。這種ROM適用于批量生產(chǎn)的產(chǎn)品中，成本較低，但不適用于研究工作。,2紫外光擦除可編程只讀存儲(chǔ)器EPROM 為了適應(yīng)科研工作地需要，希望ROM能根據(jù)需要寫入，也希望能把已寫上去的內(nèi)容擦去，然后再寫，能改寫多次。EPROM

31、就是這樣一種存儲(chǔ)器。用戶用編程器寫入的內(nèi)容可通過(guò)紫外光擦除器擦除后改寫。缺點(diǎn)是紫外光照射擦除時(shí)間比較長(zhǎng)，而且不能對(duì)個(gè)別需改寫的單元進(jìn)行單獨(dú)擦除或重寫，將擦除整個(gè)芯片中的信息；并且日光中的紫外光成分可能導(dǎo)致寫好的信息緩慢丟失。EPROM的寫入速度較慢，而且需要一些額外條件，故使用時(shí)仍作為只讀存儲(chǔ)器來(lái)用。一般用于產(chǎn)品研制過(guò)程中。 只讀存儲(chǔ)器電路比RAM簡(jiǎn)單，故而集成度更高，成本更低。所以，在計(jì)算機(jī)中盡可能地把一些管理、監(jiān)控程序（Monitor）、操作系統(tǒng)的基本輸入輸出程序（BIOS）、匯編程序，以及各種典型的程序（如調(diào)試、診斷程序等）放在ROM中。 EPROM存儲(chǔ)電路做成的芯片的特點(diǎn)是：芯片的頂部

32、開(kāi)有一個(gè)圓形的石英窗口，通過(guò)紫外線的照射可將片內(nèi)所存儲(chǔ)的原有信息擦除。根據(jù)需要可利用EPROM的專用編程器(也稱為“燒寫器”)對(duì)其進(jìn)行編程，因此這種芯片可反復(fù)使用。,常用的EPROM芯片有Intel公司開(kāi)發(fā)的27系列： 2716（2K8b） 2732（4K8b） 2764（8K8b) 27128（16K8b） 27256（32K8b） 27512（64K8b） 這些存儲(chǔ)容量為(/8)K8b和27010、27020、27040這些存儲(chǔ)容量為(/80)M8b等。 常用EPROM芯片管腳和封裝如圖4-10所示，主要技術(shù)特性見(jiàn)表4-2所示。,圖4-10 常用EPROM芯片管腳和封裝,表4-2 常用EP

33、ROM芯片主要技術(shù)特性,EPROM除2716、2732外均為28線雙列直插式封裝，各引腳功能如下。 A0A15：地址輸入線。 D0D7：雙向三態(tài)數(shù)據(jù)總線，讀或編程校驗(yàn)時(shí)為數(shù)據(jù)輸出線，編程時(shí)為數(shù)據(jù)輸入線。其余時(shí)間呈高阻狀態(tài)。 CE：片選線，低電平有效。 OE：讀出選通線，低電平有效。 PGM：編程脈沖輸入線。 VPP：編程電源線，其值因芯片生產(chǎn)廠商而有所不同。 VCC：電源線，接+5V電源。 NC：空。 GND：接地。,要注意的是：編程后的芯片在陽(yáng)光的影響和正常水平的熒光燈的照射下，經(jīng)過(guò)3年時(shí)間，在浮空柵上的電荷可泄漏完；在陽(yáng)光的直接照射下，經(jīng)過(guò)一個(gè)星期，電荷可泄漏完。所以，在正常使用的時(shí)候，應(yīng)

34、在芯片的照射窗口上貼上黑色的保護(hù)層。 若要擦除已編程的內(nèi)容，建議使用2537A的紫外線燈。用功率為12000W/cm2的紫外線燈泡，在2716窗口1英寸的上方照射1520分鐘。,項(xiàng)目3：設(shè)計(jì)一個(gè)容量為8KB ROM存儲(chǔ)器 1項(xiàng)目要求與目的 （1）項(xiàng)目要求：利用EPROM 2732（4KB8位)及譯碼器74LS138，設(shè)計(jì)一個(gè)存儲(chǔ)容量為8KB ROM存儲(chǔ)器。要求ROM的地址范圍為FC000HFDFFFH。 （2）項(xiàng)目目的： 了解EPROM 2732芯片性能及引腳。 掌握8086CPU與EPROM的連接方法。 2項(xiàng)目電路連接與說(shuō)明 （1）項(xiàng)目電路連接：如圖4-9所示。,（2）項(xiàng)目說(shuō)明：項(xiàng)目需要系統(tǒng)

35、地址總線20位（A0A19）,數(shù)據(jù)總線8位（D0D7），控制信號(hào)為RD、WD、M/I0。 需要存儲(chǔ)芯片數(shù)及地址信號(hào)線的分配 8KB ROM需要2片2732構(gòu)成。 地址信號(hào)線的分配 地址范圍確定 用74LS138作片選譯碼器，其輸入、輸出信號(hào)的連接要根據(jù)存芯片的地址范圍來(lái)確定。,3項(xiàng)目電路原理圖 項(xiàng)目電路原理圖如圖4-9所示。電路由2片EPROM2732芯片、1片74LS138譯碼器芯片和門電路等組成。,圖4-9 電路原理圖,AB地址總線A0A19,DB數(shù)據(jù)總線,CB控制總線,A0A11,A,B,C,G2B,G2A,G1,20根,A0A19,A15,A14,M/IO,A13,A12,74LS13

36、8譯碼器,D0D15,A16,8086CPU的三種總線與ROM2732詳細(xì)的連線圖,A18,A17,A19,D0,D7,2732(1),FC000HFCFFFH,A0,A11,D0,D7,2732(2),FD000HFDFFFH,A0,A11,A0A11,D0D7,D0D7,RD,3電可擦除可編程只讀存儲(chǔ)器EEPROM EEPROM是一種新型的ROM器件，也是近年來(lái)被廣泛應(yīng)用的一種可用電擦除和編程的只讀存儲(chǔ)器，其主要特點(diǎn)是能在應(yīng)用系統(tǒng)中進(jìn)行在線讀寫，并在斷電情況下保存的數(shù)據(jù)信息不會(huì)丟失，它既能象RAM那樣隨機(jī)地進(jìn)行改寫，又能象ROM那樣在掉電的情況下非易失地保存數(shù)據(jù)，可作為系統(tǒng)中可靠保存數(shù)據(jù)的

37、存儲(chǔ)器。其擦寫次數(shù)可達(dá)1萬(wàn)次以上，數(shù)據(jù)可保存10年以上，使用起來(lái)比EPROM要方便的多。另外，EEPROM可以清除存儲(chǔ)數(shù)據(jù)和再編程。,由于EPROM操作的不便，后來(lái)出的主板上BIOS ROM芯片大部分都采用EEPROM（Electrically Erasable Programmable ROM，電可擦除可編程ROM)。EPROM的擦除不需要借助于其它設(shè)備，它是以電子信號(hào)來(lái)修改其內(nèi)容的，而且是以Byte為最小修改單位，不必將資料全部洗掉才能寫入，徹底擺脫了EPROM Eraser和編程器的束縛；字節(jié)的編程和擦除都只需要10ms。EEPROM在寫入數(shù)據(jù)時(shí)，仍要利用一定的編程電壓，此時(shí)，只需用廠商

38、提供的專用刷新程序就可以輕而易舉地改寫內(nèi)容，所以，它屬于雙電壓芯片。 Intel公司生產(chǎn)的28系列EEPROM是電可擦除只讀存儲(chǔ)器，即可像RAM哪樣可讀可寫，又具有ROM在掉電后仍能長(zhǎng)期保持所存儲(chǔ)的數(shù)據(jù)，因此，它被廣泛用作單片機(jī)的程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。常用的EEPROM的芯片引腳和容量如表4-3所示，芯片管腳和封裝如圖4-11所示。EEPROM共同特點(diǎn)是： 單一的+5V電源供電，用+5 V電可擦除可寫入。 使用次數(shù)為1萬(wàn)次，信息保存時(shí)間為10年。 讀出時(shí)間為ns級(jí)，寫入時(shí)間為ms級(jí)。,表4-3常用的EEPROM芯片引腳和容量,圖4-11 常用EEPROM芯片管腳和封裝,EEPROM各引腳功能

39、如下。 A0A15：地址輸入線。 D0D7：雙向三態(tài)數(shù)據(jù)總線，有時(shí)也用I/O0I/O7表示。 CE：片選線，低電平有效。 OE：讀選通線，低電平有效。 WE:寫選通線，低電平有效。 RDY/BUSY：2817A的狀態(tài)輸入線，低電平表示在寫操作，高電平表示準(zhǔn)備好接收數(shù)據(jù)。 VCC：電源線，接+5V電源。 NC：空。 GND：接地。,4 閃速只讀存儲(chǔ)器FLASH ROM 閃速存儲(chǔ)器 (Flash ROM)：是一種新型快擦寫存儲(chǔ)器，既可在不加電的情況下長(zhǎng)期保存信息，又能在線進(jìn)行快速擦除與重寫，兼?zhèn)淞?ROM 和 RAM 的優(yōu)點(diǎn)。對(duì)于需要實(shí)施代碼或數(shù)據(jù)更新的嵌入性應(yīng)用是一種理想的存儲(chǔ)器，而且它在固有性

40、能和成本方面有較明顯的優(yōu)勢(shì)。 FlashROM是一種新型的電擦除式存儲(chǔ)器，它是在EPROM工藝的基礎(chǔ)上增添了芯片整體電擦除和可再編程功能。它即可作數(shù)據(jù)存儲(chǔ)器用，又可作程序存儲(chǔ)器用, 一般可用于小型磁盤的替代品，其主要性能特點(diǎn)為： （1）電可擦除、可改寫、數(shù)據(jù)保持時(shí)間長(zhǎng)。 （2）可重復(fù)擦寫/編程大于幾萬(wàn)次以上。 （3）讀出時(shí)間為ns級(jí)，寫入和擦除時(shí)間為ms級(jí)。 （4）低功耗、單一電源供電、價(jià)格低、可靠性高，性能比EEPROM優(yōu)越。 FlashROM型號(hào)很多，常用的有29系列和28F系列。29系列有29C256（32K8）、29C512（64K8）、29C010（128K8）、29C020（256

41、K8）、29040（512K8）等，28F系列有28F512（64K8）、28F010（128K8）、28F020（256K8）、28F040（512K8）等。常用的29系列FlashROM芯片管腳和封裝如圖4-12所示，引腳功能如下。,圖4-12常用FlashROM芯片管腳和封裝, A0A17：地址輸入線。80C51系列單片機(jī)的地址總線為16根，只有64K的尋址能力，如果擴(kuò)展的存儲(chǔ)器尋址范圍大于64K，多余16根地址線就需要通過(guò)P1口或邏輯電路來(lái)解決。 I/O0I/O7：雙向三態(tài)數(shù)據(jù)總線，有時(shí)也用D0D7表示。 CE：片選線，低電平有效。 OE：讀選通線，低電平有效。 WE:寫選通線，低電平

42、有效。 VCC：電源線，接+5V電源。 GND：接地。 NC:空。,項(xiàng)目4：設(shè)計(jì)一個(gè)容量為16KB ROM和8KB RAM的存儲(chǔ)器 1項(xiàng)目要求與目的 （1）項(xiàng)目要求：利用EPROM 2732（4KB8位)、SRAM 6116（2KB8位）及譯碼器74LS138，設(shè)計(jì)一個(gè)存儲(chǔ)容量為16KB ROM和8KB RAM的存儲(chǔ)器。要求ROM的地址范圍為F8000HFBFFFH,RAM的地址范圍為FC000HFDFFFH。 （2）項(xiàng)目目的： 了解靜態(tài)6116芯片性能及引腳。 了解EPROM 2732芯片性能及引腳。 掌握8086CPU與SRAM的連接方法。 掌握8086CPU與EPROM的連接方法。 2項(xiàng)

43、目電路連接與說(shuō)明 （1）項(xiàng)目電路連接：如圖4-13所示。 （2）項(xiàng)目說(shuō)明：項(xiàng)目需要系統(tǒng)地址總線20位（A0A19）,數(shù)據(jù)總線8位（D0D7），控制信號(hào)為RD、WR、M/I0。,需要存儲(chǔ)芯片數(shù)及地址信號(hào)線的分配 16KB ROM需要4片2732構(gòu)成，8KBRAM需要4片6116構(gòu)成。 地址信號(hào)線的分配,地址范圍確定 用74LS138作片選譯碼器，其輸入、輸出信號(hào)的連接要根據(jù)存芯片的地址范圍來(lái)確定。 由于兩種芯片2732和6116片內(nèi)尋址線數(shù)量不同，故A11作為2732的片內(nèi)尋址線，而作為6116的片外尋址線。,A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A

44、3A2A1A0,ROM片內(nèi)地址,接入138譯碼器地址,接入邏輯門電路 地址,2732(1),1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1,最小F8000H,最大F8FFFH,2732(2),1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1,最小F9000H,最大F9FFFH,2732(3),1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0,1

45、1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1,最小FA000H,最大FAFFFH,2732(4),1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1,最小FB000H,最大FBFFFH,6116(1),1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1,最小FC000H,最大FC7FFH,6116(2),1 1 1 1 1 1 0 0 1 0 0 0

46、0 0 0 0 0 0 0 0,1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1,最小FC800H,最大FCFFFH,6116(3),1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1,最小FD000H,最大FD7FFH,6116(4),1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1,最小FD800H,最大FDFFFH,RAM片內(nèi)地址,見(jiàn)圖4-13

47、接線,3項(xiàng)目電路原理圖 項(xiàng)目電路原理圖如圖4-13所示。電路由4片EPROM2732芯片、4片SRAM 6116芯片、1片74LS138譯碼器芯片和門電路等組成。,圖4-13 電路原理圖,A10,A11不參與6116RAM的片選信號(hào),圖4-14 電路原理圖,A10,A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0,ROM片內(nèi)地址,接入138譯碼器地址,接入邏輯門電路 地址,2732(1),1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1

48、1,最小F8000H,最大F8FFFH,2732(2),1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1,最小F9000H,最大F9FFFH,2732(3),1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1,最小FA000H,最大FAFFFH,2732(4),1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 1 1 1 1

49、1 1 1 1 1 1 1 1 1 1,最小FB000H,最大FBFFFH,6116(1),1 1 1 1 1 1 0 0 x 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 0 0 x 1 1 1 1 1 1 1 1 1 1 1,最小FC000H,最大FC7FFH,6116(2),1 1 1 1 1 1 0 1 x 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 0 1 x 1 1 1 1 1 1 1 1 1 1 1,最小FD000H,最大FD7FFH,6116(3),1 1 1 1 1 1 1 0 x 0 0 0 0 0 0 0 0 0 0 0,1

50、1 1 1 1 1 1 0 x 1 1 1 1 1 1 1 1 1 1 1,最小FE000H,最大FE7FFH,6116(4),1 1 1 1 1 1 1 1 x 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 1 1 x 1 1 1 1 1 1 1 1 1 1 1,最小FF000H,最大FF7FFH,RAM片內(nèi)地址,見(jiàn)圖4-14接線,4.4.2知識(shí)講解 1.PC機(jī)的內(nèi)存地址空間分配 80 x86實(shí)模式下PC機(jī)的地址總線有20位，可尋址1MB的地址空間。IBM PC/XT的內(nèi)存地址空間分配情況如圖4-14所示，將1MB的地址空間分為：地址00000HBFFFFH共768K

51、RAM存儲(chǔ)區(qū)，地址C0000HFFFFFH共256K ROM存儲(chǔ)區(qū)。 在多芯片組成的微機(jī)內(nèi)存中，往往通過(guò)譯碼器實(shí)現(xiàn)地址分配。,圖4-14 IBM PC/XT的內(nèi)存地址空間分配,二、動(dòng)態(tài)存儲(chǔ)器DRAM 1、基本存儲(chǔ)單元,字選線(地址線),數(shù)據(jù)線D,它是由一個(gè)MOS管和一個(gè)電容組成,C,數(shù)據(jù)線上分布電容CD,這種存儲(chǔ)器需要解決以下三個(gè)問(wèn)題： 讀放大。 讀出后重寫。 動(dòng)態(tài)刷新。,（2）、動(dòng)態(tài)RAM舉例 例 Intel 4164A，其引腳如下圖,A0,A1,A7,VCC,GND,5V,DIN,DOUT,地址輸入,4164,RAS,CAS,WE,A0A7 地址輸入 CAS 列地址選通 RAS 行地址選通

52、 DIN 數(shù)據(jù)輸入 DOUT 數(shù)據(jù)輸出 WE 寫允許,它的容量為64K*1位，即片內(nèi)共有64K(65536)個(gè)地址單元,每個(gè)地址單元有一位數(shù)據(jù).用8片Intel4164A就可構(gòu)成64K字節(jié)的存儲(chǔ)器。片內(nèi)要尋址64K，則需要16條地址線，為了減少封裝引線，地址線分為兩部分：行地址與列地址。片子的地址線只要8條，,Intel 4164 DRAM芯片是64K1位，集成度較高，對(duì)于同樣的引腳數(shù)，其單片容量往往比SRAM高。內(nèi)部存儲(chǔ)單元按矩陣形式排列成存儲(chǔ)體，通常采用行、列地址復(fù)合選擇尋址法。4164 DRAM的內(nèi)部結(jié)構(gòu)框圖如圖4-7所示。,圖4-7 4164的內(nèi)部結(jié)構(gòu)框圖,3.現(xiàn)代RAM簡(jiǎn)介,(a)

53、EDO DRAM,(b) SDRAM,(c) RDRAM,(d) DDR SDRAM,常用的DDR SDRAM規(guī)格有： DDR-200: DDR-SDRAM 記憶芯片在100MHz下運(yùn)行。 DDR-266: DDR-SDRAM 記憶芯片在133MHz下運(yùn)行。 DDR-333: DDR-SDRAM 記憶芯片在166MHz下運(yùn)行。 DDR-400: DDR-SDRAM 記憶芯片在200MHz下運(yùn)行。 DDR3 SDRAM (Double-Data-Rate Three Synchronous Dynamic Random Access Memory)即第三代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取記憶體，是一種

54、電腦記憶體規(guī)格。它屬于SDRAM家族的記憶體產(chǎn)品，提供了相較于DDR2 SDRAM(四倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取記憶體)的后繼者(增加至八倍)，也是現(xiàn)時(shí)流行的記憶體產(chǎn)品。 DDR3 SDRAM為了更省電、傳輸效率更快，使用了SSTL_15的I/O界面，運(yùn)作I/O電壓是1.5V，采用CSP、FBGA封裝方式包裝，除了延續(xù)DDR2 SDRAM的ODT、OCD、Posted CAS、AL控制方式外，另外新增了更為精進(jìn)進(jìn)的CWD、Reset、ZQ、SRT、RASR功能。,思考題與練習(xí)題 （1）什么是 SRAM，DRAM，ROM，EPROM 和 EEPROM？各有何特點(diǎn)?各用于何種場(chǎng)合？ （2）動(dòng)態(tài)RAM

55、為什么要進(jìn)行定時(shí)刷新？試簡(jiǎn)述刷新原理及過(guò)程 ？ （3） EPROM存儲(chǔ)器芯片在沒(méi)有寫入信息時(shí)，各個(gè)單元的內(nèi)容是什么？ （4） 如何檢查擴(kuò)展的RAM工作是否正常？ （5）常用的存儲(chǔ)器片選控制方法有哪幾種？它們各有什么優(yōu)缺點(diǎn)？ （6）若某微機(jī)有 16 條地址線，現(xiàn)用SRAM 2114（1K4）存儲(chǔ)芯片組成存儲(chǔ)系統(tǒng)，問(wèn)采用線選譯碼時(shí)，系統(tǒng)的存儲(chǔ)容量最大為多少？需要多少個(gè)2114存儲(chǔ)器芯片？ （7）若要用2114芯片擴(kuò)充2KB RAM，規(guī)定地址為400047FFH，地址線應(yīng)如何連接？畫出連接圖。 （8）設(shè)計(jì)一個(gè)具有 8KB ROM 和40KB RAM的存儲(chǔ)器。畫出CPU與存儲(chǔ)器的連接圖。要求 ROM

56、用EPROM 芯片 2732 組成，從 0000H地址開(kāi)始；RAM 用 SRAM 芯片 6264組成，從 4000H地址開(kāi)始。 （9）選用6116存儲(chǔ)芯片和74LS138譯碼芯片，構(gòu)成其起始地址為C000H的一個(gè)2KB的RAM存儲(chǔ)子系統(tǒng)(假設(shè)CPU只有16條地址線、8條數(shù)據(jù)線，用全譯碼法。)， 畫出CPU和存儲(chǔ)芯片的連接圖 （10） 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ(低電平有效)作訪存控制信號(hào)，WR作讀/寫命令信號(hào)(高電平為讀，低電平為寫)?，F(xiàn)有這些存儲(chǔ)芯片：ROM(2K8位，4K4位，8K8位)，RAM(1K4位，2K8位，4K8位)及74138譯碼器和其他門電路。試從上述

57、規(guī)格中選用合適的芯片。要求如下： 最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)。 指出選用的存儲(chǔ)芯片類型及數(shù)量。 畫出CPU和存儲(chǔ)芯片的連接圖。,本章完 see you,圖由24片1K4位的芯片組成12K8位的存儲(chǔ)器,A10,A11,A12,A13,A14,A15,p166思考題與練習(xí)題 （6）,AB地址總線A0A19,DB數(shù)據(jù)總線,CB控制總線,A0A9,A,B,C,G2B,G2A,G1,A15,A12,M/IO,A13,A11,A10,74LS138譯碼器,D0D15,A16,8086CPU的三種總線與RAM2114詳細(xì)的連線圖,A18,A17,A19,WR,WR,WR,WR,A0A9,A0A9,A0A9,P166 (7),04000H043FFH,04000H043FFH,04400H047FFH,04400H047FFH,AB地址總線A0A19,D