《存儲(chǔ)器擴(kuò)展》PPT課件.ppt

1、第五章半導(dǎo)體存儲(chǔ)器，1存儲(chǔ)器介紹2存儲(chǔ)器的分類3電腦存儲(chǔ)結(jié)構(gòu)4半導(dǎo)體存儲(chǔ)器SRAM的結(jié)構(gòu)5 CPU與存儲(chǔ)器的連接(重點(diǎn))，1存儲(chǔ)器介紹，存儲(chǔ)器定義：信息的傳遞者。弦鉤針甲骨竹間雕刻書畫u盤、硬盤、軟盤和光盤。信息的存儲(chǔ)是各種科學(xué)技術(shù)存在和發(fā)展的基礎(chǔ)。五大信息存儲(chǔ)技術(shù)，打印存儲(chǔ)技術(shù)(中國四大發(fā)明)縮微膠片存儲(chǔ)技術(shù)(1839England)磁存儲(chǔ)技術(shù)(1898Denmark)半導(dǎo)體存儲(chǔ)技術(shù)(1960年代)光存儲(chǔ)技術(shù)(1970年代)，電腦系統(tǒng)，2內(nèi)存硬盤鼓磁墨水SAM:順序存取記憶體DAM:直接存取記憶體AM:關(guān)聯(lián)存取記憶體、2記憶體類型、依電腦架構(gòu)分類、微程序控制記憶體位址變更記憶體高速緩沖記憶體

2、主要記憶體次要記憶體備份記憶體、2記憶體類型、半導(dǎo)體記憶體分類、ROM(唯讀、非揮發(fā)性)RAM MASK ROM 不需要靜態(tài)速度：SRAMDRAM集成：SRAMDRAM單網(wǎng)格：SRAMDRAM、SRAM靜態(tài)隨機(jī)內(nèi)存DRAM動(dòng)態(tài)隨機(jī)內(nèi)存、電腦存儲(chǔ)最基本的存儲(chǔ)要求1。臨時(shí)保留處理的節(jié)目、數(shù)據(jù)、中間結(jié)果和最終結(jié)果的內(nèi)存容量2。用于永久記錄將來重用的某些結(jié)果和程序的內(nèi)存容量，同時(shí)兩種茄子能力的規(guī)格，解決了高速ns級(jí)大容量G級(jí)低成本affordable的高可靠性、解決方案和物理入門級(jí)存儲(chǔ)體系結(jié)構(gòu)中的問題。存儲(chǔ)定時(shí)，并行：一次訪問多個(gè)存儲(chǔ)設(shè)備交叉訪問：存儲(chǔ)設(shè)備訪問，管道活動(dòng)虛擬存儲(chǔ)技術(shù)，原理圖，電腦存儲(chǔ)映

3、射，寄存器堆，高速緩沖存儲(chǔ)，主存儲(chǔ)，聯(lián)機(jī)外部存儲(chǔ)，脫機(jī)外部存儲(chǔ)，存儲(chǔ)容量增長單元價(jià)錢減少，CPU訪問速度提高寄存器堆，主內(nèi)存控制邏輯存儲(chǔ)矩陣：存儲(chǔ)單元1，0個(gè)單元的有機(jī)組合(每個(gè)N位1個(gè)地址，N稱為字符長度)，存儲(chǔ)矩陣的容量通常表示為2108，每個(gè)8位1個(gè)地址，每個(gè)地址8位存儲(chǔ)位。 8個(gè)存儲(chǔ)位并行，需要8條數(shù)據(jù)線。總共210個(gè)地址，即1K個(gè)地址空間。地址解碼器、地址解碼電路的功能是根據(jù)地址選擇相應(yīng)的存儲(chǔ)設(shè)備并將其連接到數(shù)據(jù)總線。兩個(gè)茄子內(nèi)部解碼方法：單個(gè)解碼：1個(gè)地址空間1個(gè)地址選擇線。雙重解碼：選擇1條地址線1行或1列地址空間，選擇1個(gè)地址空間需要交叉選擇2條地址線。、三狀態(tài)緩沖電路、三狀態(tài)

4、緩沖電路實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)碾p向放大、雙向驅(qū)動(dòng)器和格式轉(zhuǎn)換?？刂七壿嬰娐?、陣列的控制信號(hào)主要包括切片選擇(當(dāng)切片選擇無效時(shí)，數(shù)據(jù)總線為空，陣列無法工作)、讀寫方向，以及DRAM刷新。5 CPU和存儲(chǔ)連接、CPU計(jì)時(shí)和內(nèi)存計(jì)時(shí)，以及CPU總線的負(fù)載容量配置內(nèi)存籌碼地址分配、內(nèi)存配置和多個(gè)內(nèi)存芯片的組合，為CPU提供了特定的內(nèi)存空間。有時(shí)，每個(gè)內(nèi)存芯片都會(huì)得到記憶體位址片。有時(shí)，多個(gè)內(nèi)存芯片共享內(nèi)存地址。，位擴(kuò)展詞擴(kuò)展混合擴(kuò)展，孔劉地址線，P137頁，圖56，孔劉數(shù)據(jù)線，P139頁，圖58，P138頁，圖57，內(nèi)存籌碼地址分配，每組內(nèi)存籌碼地址和CPU低頻連接對(duì)所有其他父地址進(jìn)行解碼后，使用連接其他芯片組的片選擇一組當(dāng)前內(nèi)存籌碼優(yōu)點(diǎn)是每個(gè)存儲(chǔ)籌碼集的地址不重疊(即，每個(gè)地址單元只能通過一個(gè)唯一的地址訪問)，并且每個(gè)存儲(chǔ)籌碼集的地址是連續(xù)的。全部解碼：每組內(nèi)存籌碼地址和CPU低地址連接。僅部分高地址(或未使用)選擇使用解碼連接其他芯片組的片。優(yōu)點(diǎn)是解碼電路簡單，但地址重疊(即，每個(gè)地址單元可以通過不同的地址訪問)，74LS138真，例如，4KB RAM連接(配置為RAM籌碼2114)(1)，已知2114的容量為10244；計(jì)算所需籌碼數(shù)(2)配置數(shù)據(jù)總線所需的比特?cái)?shù)和系統(tǒng)所需的容量(3)控制