計算機組成原理第4章第三講.ppt

1、第四章 存儲器,第3講,存儲器概述 分類 層次結(jié)構(gòu) 主存儲器 概述 半導(dǎo)體存儲芯片 靜態(tài)隨機存儲器 動態(tài)隨機存儲器 只讀存儲器 存儲器與CPU的連接 存儲器的校驗 提高訪存速度的措施,主要內(nèi)容,高位字節(jié) 地址為字地址,低位字節(jié) 地址為字地址,設(shè)地址線 24 根,按 字節(jié) 尋址,按 字 尋址,若字長為 16 位,按 字 尋址,若字長為 32 位,主存中存儲單元地址的分配,224 = 16 M,8 M,4 M,通常計算機系統(tǒng)既可按字尋址，也可按字節(jié)尋址 此時，地址編號按字節(jié)編號,存儲器容量,16M字節(jié),8M字 16M字節(jié),4M字 16M字節(jié),CPU與存儲芯片連接設(shè)計4步驟 根據(jù)十六進制地址范圍寫出

2、二進制地址碼，并確定其容量； 根據(jù)地址范圍以及該范圍在計算機系統(tǒng)中的作用確定芯片的數(shù)量及類型； 分配CPU地址線(CPU低位與存儲芯片地址相連，高位和訪存信號共同產(chǎn)生片選信號）； 確定片選信號,74138譯碼器,CPU芯片引腳圖,根據(jù)要求先寫出16進制代碼，再轉(zhuǎn)換成對應(yīng)的二進制地址碼，或直接寫成二進制代碼。,(2) 確定芯片的數(shù)量及類型,(3) 分配地址線,(4) 確定片選信號,1片 4K 8位 ROM 2片 4K 8位 RAM,A11 A0 接 ROM 和 RAM 的地址線,解：,0000H 0FFFH 系統(tǒng)程序區(qū),1000H 2FFFH 用戶程序區(qū),或 1片 4K 8位 ROM 1片 8K

3、 8位 RAM,例 2 CPU 與存儲器的連接圖,用 138 譯碼器及其他門電路（門電路自定）畫出 CPU和 2764 的連接圖。要求地址為 F0000HFFFFFH , 并 寫出每片 2764 的地址范圍。,(1) 寫出對應(yīng)的二進制地址碼,(2) 確定芯片的數(shù)量及類型,(3) 分配地址線,(4) 確定片選信號,8片 8K 8位 EPROM,A12 A0 接 EPROM的地址線,F0000H-FFFFFH 容量64K,IO/M控制譯碼器工作，RD對應(yīng)OE,WE對應(yīng)PGM,A13 A15 譯碼器輸入端和高位地址一起片選,七、存儲器的校驗,編碼的糾錯 、檢錯能力與編碼的最小距離有關(guān),L 編碼的最小

4、距離,D 檢測錯誤的位數(shù),C 糾正錯誤的位數(shù),漢明碼是具有一位糾錯能力的編碼,1 . 編碼的最小距離,任意兩組合法代碼之間 二進制位數(shù) 的 最少差異,L = 3,最多糾錯 1位,最多檢錯 2位,漢明碼的組成需增添 ？位檢測位,檢測位的位置 ？,檢測位的取值 ？,2k n + k + 1,組成漢明碼的三要素,2 . 漢明碼,2i-1 ( i = 1，2， ， k ),（1）漢明碼的組成,各檢測位的取值與該位所在的檢測“小組” 中各位數(shù)值，以及校驗方式有關(guān),各檢測位 Ci 所承擔的檢測小組為,gi 小組獨占第 2i1 位,gi 和 gj 小組共同占第 2i1 + 2j1 位,gi、gj 和 gl

5、小組共同占第 2i1 + 2j1 + 2l1 位,奇校驗 各檢測位的值使各自對應(yīng)監(jiān)測小組中為1的位數(shù)為奇數(shù)； 如漢明碼為7位，則檢測位C1應(yīng)使1、3、5、7位中的1的個數(shù)為奇數(shù)，C2則應(yīng)使2、3、6、7位中1的個數(shù)為奇數(shù)，C4則應(yīng)使4、5、6、7位中1的個數(shù)為奇數(shù)； 偶校驗 各檢測位的值使各自對應(yīng)監(jiān)測小組中為1的位數(shù)為偶數(shù)；,奇偶校驗,例1,求 0101 按 “偶校驗” 配置的漢明碼,解：, n = 4,根據(jù) 2k n + k + 1,得 k = 3,漢明碼排序如下:,C1 C2 C4,0, 0101 的漢明碼為 0100101,1,0,得各檢測位位置20 21 22,由 2i-1 ( i =

6、 1，2， ， k ),求 0011按“奇校驗”配置 的漢明碼,C1 C2 C4,0 1 1,解：, n = 4 根據(jù) 2k n + k + 1,取 k = 3, 0011 的漢明碼為 0101011,例2,按配偶原則配置 1011 的漢明碼,C1 C2 C4,0 1 0,解：, n = 4 根據(jù) 2k n + k + 1,取 k = 3, 0011 的漢明碼為 0110011,練習1,（2） 漢明碼的糾錯過程,形成新的檢測位 Pi ，,如增添 3 位 （k = 3），,新的檢測位為 P4 P2 P1 。,以 k = 3 為例，Pi 的取值為,對于按 “偶校驗” 配置的漢明碼,不出錯時 P1=

7、 0，P2 = 0，P4 = 0,C1,C2,C4,其位數(shù)與增添的檢測位有關(guān)，,無錯,有錯,有錯,P4P2P1 = 110,第 6 位出錯，可糾正為 0100101， 故要求傳送的信息為 0101。,糾錯過程如下,例3,解：,練習2, P4 P2 P1 = 100,第 4 位錯，可不糾,漢明碼形成過程 首先根據(jù)2k n + k + 1，求出需增加的檢測位位數(shù)k； 再根據(jù)2i-1 ( i = 1，2， ， k )確定Ci的位置； 然后根據(jù)奇偶原則配置Ci各位的值，注意：按奇配置與偶配置所求得的Ci值正好相反； 糾錯時，新的檢測位Pi的取值與奇偶配置原則是相對應(yīng)的； 對于偶配置，不出錯時Pi的取值

8、為0；而對于奇配置，不出錯時Pi的值為1；,Cyclic Redundancy Check，CRC 基于模2運算而建立編碼規(guī)則的校驗碼，是在k位信息碼之后拼接r位校驗碼； 應(yīng)用CRC碼的關(guān)鍵是如何從k位信息位簡便地得到r位校驗位(編碼)，以及如何從k+r位信息碼判斷是否出錯； CRC碼可以發(fā)現(xiàn)并糾正信息存儲或傳送過程中連續(xù)出現(xiàn)的多位錯誤 。,3. 循環(huán)冗余校驗碼,（1）模2運算 以按位模2相加為基礎(chǔ)的四則運算，不考慮進位和借位； 模2加減 即 00=0， 01=1，10=1，11=0； 按位加，可用異或邏輯實現(xiàn)；兩個相同的數(shù)據(jù)的模2和為0；模2加與模2減的結(jié)果相同； 模2乘 按模2加求部分積之

9、和. 例如：,0 0 0 0,1 1 1 0,1 1 1 0,模2除 按模2減求部分余數(shù)，每求一位商應(yīng)使部分余數(shù)減少一位； 上商的原則 當部分余數(shù)的首位為1時，商取1； 當部分余數(shù)的首位為0時，商取0。 當部分的余數(shù)的位數(shù)小于除數(shù)的位數(shù)時，該余數(shù)即為最后余數(shù)。 例：被除數(shù)101101，除數(shù)1101，商？余數(shù)？ 商 110，余數(shù)0011,（2） CRC碼的編碼方法 在糾錯編碼代數(shù)中，把以二進制數(shù)字表示的一個數(shù)據(jù)系列看成一個多項式。 如，可將待編碼的k位有效信息位組表達為多項式M(x) M(x)=Ck-1Xk-1 +Ck-2Xk-2 + + CiXi + + C1X+C0 式中Ci為0或1，由對應(yīng)

10、二進制數(shù)確定；如待編碼數(shù)為1100，則M(x)=X3+X2+0+0; 若將信息位組左移r位，則可表示為多項式M(x)Xr。這樣就可空出r位，以便拼接r位校驗位，即：n=(k+r)位,信息位組左移 r 位情況,CRC碼就是用多項式M(x)Xr 除以生成多項式G(x)（即產(chǎn)生效驗碼的多項式），所得的余數(shù)作為校驗位； 設(shè)所得余數(shù)表達為R(x)，商為Q(x)，將余數(shù)拼接在信息位組左移r位空出的r位上，就構(gòu)成這個有效信息的CRC碼。這個CRC碼可用多項式表達為： M(x)Xr + R(x) = Q(x)G(x) + R(x) + R(x) = Q(x)G(x) + R(x)+R(x) = Q(x)G(x

11、) 所得CRC碼可被G(x)表示的數(shù)碼除盡。,模2和為0,例4（P145） 對4位有效信息(1100)求循環(huán)校驗編碼，選擇生成多項式(1011)。 解： 有效信息 M(x)=x3+x2 由多項式 G(x)=x3+x+1 得 k+1=4 所以 k=3 ，將有效信息左移k位后再被G(x)模2除， 得 M(x) x3=1100000=x6+x5 M(x)x3 /G(x)=1100000/1011 =1110+010/1011 所以 M(x)X3 + R(x)=1100000 + 010 =1100010 上面循環(huán)校驗碼中n=7，k=4，稱為(7，4)碼 說明：生成多項式不是隨意設(shè)定的，也不是唯一的，

12、上面例子中生成多項式使用1011 ，也可以用1101 ； 大家算一下使用1101時，計算出的R(x)=？，(7，4)碼為？ R(x)=101,（7,4）碼 1100101,（3）CRC碼的糾錯 在接收方將收到的CRC碼用約定的生成多項式G(x)去除，如果碼字沒有錯誤，則余數(shù)為0，若有一位出錯，則余數(shù)不為0，而且不同的出錯位置其余數(shù)不同； 更換不同的碼字，余數(shù)和出錯位的關(guān)系不變，只和碼制與生成多項式有關(guān)； 表4.6（P146）給出了對應(yīng)G(x)=1011 的(7,4)碼，對于其它碼制或選用其他生成多項式，出錯位置與余數(shù)的關(guān)系可能發(fā)生改變，即出錯模式將發(fā)生變化。,（4）生成多項式的選取 并不是任何

13、一個k位多項式都能作為生成多項式。從查錯和糾錯的要求來看，選取的一個生成多項式應(yīng)滿足以下幾個條件： 任何一位發(fā)生錯誤時，都應(yīng)使余數(shù)不為0； 不同位發(fā)生錯誤時，余數(shù)應(yīng)該不同； 對余數(shù)作模2 除時，應(yīng)使余數(shù)循環(huán)；,八、提高訪存速度的措施,采用高速元件,調(diào)整主存結(jié)構(gòu) 單體多字系統(tǒng) 多體并行系統(tǒng) 并行存儲器 高性能存儲芯片,采用層次結(jié)構(gòu) Cache 主存,采用了并行技術(shù)， 時間和空間并行,主存的并行讀寫：主存在一個工作周期或略多一點的時間內(nèi)可以讀出多個主存字所采用的技術(shù)，在靜態(tài)和動態(tài)存儲器中均可用。,程序的局部性原理 程序在一定的時間段內(nèi)通常只訪問較小的地址空間; 兩種局部性： 時間：最近被訪問過的程

14、序和數(shù)據(jù)很可能再次被訪問; 空間：CPU很可能訪問最近被訪問過的地址單元附近的地址單元。,單體四字結(jié)構(gòu)存儲器,1. 單體多字系統(tǒng),利用程序局部性原理，在一個存取周期內(nèi)取出多條指令，然后再逐條將指令送至CPU執(zhí)行；,單體多字系統(tǒng)優(yōu)點 增大存儲器帶寬； 提高單體存儲器的工作速度； 單體多字系統(tǒng)缺點 每次讀出的字必須首先保存在位數(shù)足夠長的寄存器中等待數(shù)據(jù)總線分次傳送走； 指令和數(shù)據(jù)在主存內(nèi)必須是連續(xù)存放；,2. 多體并行系統(tǒng) 采用多體模塊組成的存儲器，每個模塊具有相同的容量、存取速度，有獨立的MAR、MDR、地址譯碼、驅(qū)動電路和讀/寫電路，各模塊既可以并行工作，又能交叉工作； 并行工作即同時訪問N個

15、模塊，同時啟動，同時讀出，完全并行地工作； 同時讀出的多個字在總線上需分時傳送； 兩種結(jié)構(gòu) 高位交叉編址、低位交叉編址,（1） 高位交叉,順序編址,各個體并行工作,體號,（2）低位交叉,各個體輪流編址,體號,低位交叉的特點,在不改變存取周期前提下，增加存儲器帶寬,啟動存儲體 0,啟動存儲體 1,啟動存儲體 2,啟動存儲體 3,設(shè)四體低位交叉存儲器，存取周期為T，總線傳輸周期為，為實現(xiàn)流水線方式存取，應(yīng)滿足 T 4。,連續(xù)讀取 4 個字所需的時間為 T(4 1),（3） 存儲器控制部件（簡稱存控）,易發(fā)生代碼 丟失的請求源，優(yōu)先級 最高,嚴重影響 CPU 工作的請求源， 給予 次高 優(yōu)先級,（1

16、）雙端口存儲器的邏輯結(jié)構(gòu) 雙端口存儲器由于同一個存儲器具有兩組相互獨立的讀寫控制電路而得名。由于進行并行的獨立操作，因而是一種高速工作的存儲器，在科研和工程中非常有用。,3.雙端口存儲器,雙端口存儲器IDT7133的邏輯框圖,（2）無沖突讀寫控制 當兩個端口的地址不相同時，在兩個端口上進行讀寫操作，一定不會發(fā)生沖突。 當任一端口被選中驅(qū)動時，就可對整個存儲器進行存取，每一個端口都有自己的片選控制(CE)和輸出驅(qū)動控制(OE)。 讀操作時，端口的OE(低電平有效)打開輸出驅(qū)動器，由存儲矩陣讀出的數(shù)據(jù)就出現(xiàn)在I/O線上。,（3）有沖突讀寫控制 當兩個端口同時存取存儲器同一存儲單元時，便發(fā)生讀寫沖突。 為解決此問題，特設(shè)置了BUSY標志。在這種情況下，片上的判斷邏輯可以決定對哪個端口優(yōu)先進行讀寫操作，而對另一個被延遲的端口置BUSY標志(BUSY變?yōu)榈碗娖?，即暫時關(guān)閉此端口。,（4） 有沖突讀寫控制判斷方法 如果地址匹配且在CE之前有效，片上控制邏輯在CEL和CER間進行判斷來選擇端口(CE判斷)。 如果CE在地址匹配之前變低，片上的控制邏輯在左、右地址間進行判斷來選擇端口(地址有效判斷)。 無論采用哪種判斷方式，延遲端口的BUSY標志都將置位而關(guān)閉此端口，而當允許存取的端口完成操作時，延遲端口BUSY標志才進行復(fù)位而打開此端口。,讀寫時序,4.高性能存儲芯片,