計算機組成原理復習重點及要求

1、計算機組成原理復習重點及要求第二章 運算方法和運算器1定點數(shù)的表示方法：掌握定點數(shù)的概念；掌握定點數(shù)的機器碼表示（主要是原碼、補碼和移碼）。2定點數(shù)的運算方法：掌握補碼加減運算方法、溢出概念及檢測方法；理解原碼乘除運算方法。3定點運算器：掌握全加器的功能；掌握行波進位加減法器的結(jié)構(gòu)及工作原理；理解多功能ALU的結(jié)構(gòu)原理；掌握定點運算器的基本結(jié)構(gòu)及其特點（包括單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)和三總線結(jié)構(gòu)）。4浮點數(shù)的表示方法：掌握浮點數(shù)的概念；掌握浮點數(shù)表示的一般格式；掌握浮點數(shù)規(guī)格化表示的方法及其意義。5浮點數(shù)的運算方法：掌握浮點數(shù)的加減運算方法及步驟。第三章 存儲系統(tǒng)1理解多級存儲器體系結(jié)構(gòu)的意義及各

2、級存儲器的主要作用；掌握主存各項性能指標的含義。2SRAM存儲器：理解存儲器芯片的邏輯結(jié)構(gòu)（包括存儲陣列、雙譯碼方式、讀寫控制等）；掌握SRAM存儲器芯片的外部引腳特征（包括地址、數(shù)據(jù)、控制引腳）；掌握SRAM存儲器的優(yōu)、缺點及主要用途；掌握SRAM存儲器容量擴充方法（包括位擴展、字擴展、字位同時擴展、多種字長訪問，以及與CPU的連接等）。3DRAM存儲器：掌握DRAM存儲器的存儲原理；理解DRAM存儲器的刷新問題及刷新方法；掌握DRAM存儲器芯片的外部引腳特征；掌握DRAM存儲器的優(yōu)、缺點及主要用途。4ROM存儲器：掌握ROM存儲器的種類；掌握幾種可編程ROM的擦、寫特點。5Cache存儲器

3、：掌握cache存儲器的作用及工作原理，理解程序局部性原理的意義；掌握cache主存系統(tǒng)性能指標的計算方法（包括命中率、平均訪問時間及效率）；掌握各種主存與cache的地址映射方式及其特點，理解各種映射方式下的主存與cache的地址格式及其各字段的含義；理解替換策略對cache存儲器的意義。6虛擬存儲器：掌握虛擬存儲器的作用及相關(guān)概念；掌握各式虛擬存儲器的工作原理及特點（包括頁式、段式和段頁式虛擬存儲器）；掌握各式虛擬存儲器的地址變換過程，理解各自的虛地址格式及其各字段的含義。第四章 指令系統(tǒng)1 指令系統(tǒng)的基本概念：掌握機器指令、指令系統(tǒng)、系列機、CISC、RISC等概念。2 指令格式：掌握指

4、令格式的基本組成；掌握操作碼及其設(shè)計方法；掌握地址碼及其設(shè)計方法；理解指令字及指令字長度的相關(guān)概念。3 尋址方式：掌握各種指令及數(shù)據(jù)的尋址方式；掌握指令格式中地址碼及其尋址方式的綜合設(shè)計方法。4 典型指令：掌握計算機系統(tǒng)典型指令的種類及其功能；掌握精簡指令系統(tǒng)的主要特點。第五章 中央處理器1 CPU的功能和組成：掌握CPU的四項基本功能；掌握CPU的基本組成部件及其功能；掌握CPU內(nèi)部數(shù)據(jù)通路的分析方法，特別注意避免數(shù)據(jù)通路使用上的沖突。2 指令周期：掌握指令周期、CPU周期（機器周期）、時鐘周期的基本概念，以及它們之間的關(guān)系；掌握指令周期的分析方法（如何劃分CPU周期、如何避免數(shù)據(jù)通路沖突、

5、如何繪制指令周期流程圖、如何確定各個CPU周期所需的控制信號等）。3 時序產(chǎn)生器和控制方式：理解時序信號的作用和體制，掌握用時序信號控制操作時間的方法。4 微程序控制器：掌握微程序控制的基本思想；掌握微命令、微操作（包括相容和相斥）、微指令、微程序等概念；掌握微指令格式的基本組成及各部分的作用；掌握微程序控制器的基本組成及各部分的作用；充分理解機器指令與微指令之間的差別與聯(lián)系；掌握微指令的編碼方法，包括微命令編碼方法（如直接表示、編碼表示和混合表示等）和微地址形成方法（主要是多路轉(zhuǎn)移法）。5 硬連線控制器：掌握硬連線控制中，操作控制信號的邏輯表達式的設(shè)計方法。第六章 總線系統(tǒng)1 總線的概念和結(jié)

6、構(gòu)形態(tài)：掌握總線的概念（包括總線、內(nèi)部總線、系統(tǒng)總線、I/O總線、總線帶寬等）；理解總線的結(jié)構(gòu)形態(tài)及其特點（包括單總線結(jié)構(gòu)和多總線結(jié)構(gòu)）；掌握總線的內(nèi)部組成。2 總線接口：掌握總線的幾種信息傳送方式及其特點（包括串行、并行和分時傳送）；理解接口的作用及功能。3 總線的仲裁：理解總線仲裁的意義及仲裁的策略（采用優(yōu)先級或公平策略）；掌握幾種集中式仲裁法的特點（包括鏈式查詢、計數(shù)器定時查詢和獨立請求等）。4 總線的定時：掌握總線一次信息傳送的過程，理解總線定時的意義；理解同步定時方式和異步定時方式的特點。典型例題解題參考1設(shè) x = 20100.，y = 2100(-0.)，按浮點運算步驟，求 x

7、+ y 。（舍入采用“0 舍 1 入”法。）解：為方便人工計算，設(shè)浮點數(shù)格式為：階碼 5 位，用雙符號補碼（即變形補碼）表示，以便判斷階碼是否溢出；尾數(shù) 8 位，用雙符號補碼表示，便于規(guī)格化處理。x、y 均已規(guī)格化，它們的浮點表示為x浮 = 00010，00.y浮 = 00100，11. 求階差并對階Ex補 - Ey補=Ex補 + -Ey補=00010 + 11100=11110=(-2)10所以，ExEy ，Ex 應(yīng)向 Ey 看齊，即 Ex 加2，Mx 右移 2 位，得x浮 = 00100，00. (11)括弧中的 11 即為保護位。 尾數(shù)相加 尾數(shù)相加時，保護位也參與 00 . 0 0 1

8、 1 0 1 1 0 (11) + 11 . 0 1 0 1 0 1 0 0 11 . 1 0 0 0 1 0 1 0 (11) 規(guī)格化處理 尾數(shù)運算結(jié)果的符號位與最高有效數(shù)字位相同，所以未規(guī)格化，應(yīng)執(zhí)行向左規(guī)格化處理，即尾數(shù)左移 1 位，同時，階碼減 1，得00011，11.(10) 舍入處理 由于尾數(shù)是負數(shù)的補碼，且保護位為 10 ，按“0 舍 1 入”法，應(yīng)作舍去處理，結(jié)果為： 00011，11.判溢出 由于階碼兩個符號位相同（為 00），所以階碼未溢出，運算結(jié)果正確，即x + y浮 = 00011，11.x + y = 2011(-0.)2設(shè) x=2100(-0.)，y=2101(-0

9、.)，按浮點運算步驟，求 x + y 。（舍入采用“0 舍 1 入”法。）解：為方便人工計算，設(shè)浮點數(shù)格式為：階碼 5 位，用雙符號補碼（即變形補碼）表示，以便判斷階碼是否溢出；尾數(shù) 8 位，用雙符號補碼表示，便于規(guī)格化處理。 由于 y 未規(guī)格化，將其規(guī)格化為： y=2100(-0.)。 于是有x浮 = 00100，11.y浮 = 00100，11. 求階差并對階 由于 Ex補 = Ey補，所以無需對階。 尾數(shù)相加 1 1 . 0 0 1 1 0 0 1 1 + 1 1 . 0 1 0 0 1 1 0 0 1 0 . 0 1 1 1 1 1 1 1 規(guī)格化處理 尾數(shù)運算結(jié)果未規(guī)格化，應(yīng)向右規(guī)格

10、化處理，即尾數(shù)右移 1 位，階碼加 1，得00101，11.(1) 舍入處理 由于尾數(shù)是負數(shù)的補碼，且保護位為 1 ，按“0 舍 1 入”法，應(yīng)作舍去處理，結(jié)果為00101，11. 判溢出 由于階碼兩個符號位相同（為 00），所以階碼未溢出，運算結(jié)果正確，即x + y浮 = 00101，11.x + y = 2101(-0.)3設(shè)有一個 16 位CPU，可按 8 位和 16 位兩種字長訪存。存儲器按字節(jié)編址。試用16K8 位的SRAM芯片構(gòu)造64K16 位的存儲器，并實現(xiàn)與CPU的連接。解：由于16 位字長相當于 2 個字節(jié)，所以，CPU以最低 1位地址 A0 在內(nèi)部控制輸出兩個字節(jié)允許信號 BE0 和 BE1 ，用于控制訪問存儲器的字長。存儲器的組成及與CPU的連接如下圖所示。4設(shè)某機采用段式虛擬存儲器，其虛地址格式如下： 4位 10位 18位 基 號 段 號