微機(jī)接口與通信作業(yè)

1、微機(jī)接口與通訊平時(shí)作業(yè)1. 從微型計(jì)算機(jī)的結(jié)構(gòu)分析微處理器與存儲(chǔ)器及I/O的關(guān)系，并說明總線結(jié)構(gòu)的優(yōu)點(diǎn)。答：微型計(jì)算機(jī)是以微處理器即CPU為核心，系統(tǒng)總線連接內(nèi)存儲(chǔ)器和I/O接口電路而構(gòu)成的。微型計(jì)算機(jī)采用了總線結(jié)構(gòu)，這種結(jié)構(gòu)可以使得系統(tǒng)內(nèi)部各部件之間的相互關(guān)系變?yōu)楦鞑考g面向總線的單一關(guān)系。2. 從計(jì)算機(jī)應(yīng)用角度分析不同結(jié)構(gòu)、規(guī)模、表現(xiàn)形式的微型計(jì)算機(jī)的應(yīng)用目標(biāo)以及性能指標(biāo)。答：8位機(jī)，在80年代初期和中期使用。字符、數(shù)字信息，適合于一般的數(shù)據(jù)處理。16位機(jī)，可進(jìn)行大量的數(shù)據(jù)處理的多任務(wù)控制。32位機(jī)，除用于過程控制、事務(wù)處理、科學(xué)計(jì)算等領(lǐng)域、多媒體處理以及計(jì)算機(jī)輔助設(shè)計(jì)、計(jì)算機(jī)輔助制造等

2、。 單片機(jī)，體積小、功耗低，主要應(yīng)用于智能儀器儀表以及其它控制領(lǐng)域。個(gè)人計(jì)算機(jī)，適用于家用、商用、教育等各種應(yīng)用領(lǐng)域。工程工作站是一種微型化的功能強(qiáng)大的計(jì)算機(jī)，有速度快、內(nèi)存大等特點(diǎn)，又有小巧靈活、輕便價(jià)廉等優(yōu)點(diǎn)。3. 闡述并比較8086、80286、80386、80486、Pentium CPU的內(nèi)容結(jié)構(gòu)。答：80286：四個(gè)獨(dú)立的處理部件，即執(zhí)行部件EU、總線部件BU、指令部件IU和地址部件AU。 采用流水線作業(yè)方式，使各部件能同時(shí)并行地工作。 80386：由六部分組成，即總線接口部件、指令譯碼部件、執(zhí)行部件、分段部件和分頁部件。 80486：基本沿用80386的體系結(jié)構(gòu)，由8個(gè)基本部件組

3、成：總線接口部件、指令預(yù)取部件、指令譯碼部件、執(zhí)行部件、控制部件、存儲(chǔ)管理部件、高速緩存部 件和高性能浮點(diǎn)處理部件。 Pentium：采用了許多過去在大型機(jī)中才采用的技術(shù)，迎合了高性能微型機(jī)系統(tǒng)需要，其主要體現(xiàn)在超標(biāo)量流水線設(shè)計(jì)、雙高速緩存、分支預(yù)測、改善浮點(diǎn) 運(yùn)算等方面。4. 闡述指令周期、總線周期、時(shí)鐘周期的相互關(guān)系，并舉若干條8086CPU機(jī)器指令的執(zhí)行過程來說明上述三種周期。答：時(shí)鐘周期是微處理器動(dòng)作處理的最小時(shí)間單位，一個(gè)總線周期由若干個(gè)時(shí)鐘周期所組成。一個(gè)指令周期通常由若個(gè)總線周期所組成，對(duì)于讀取指令代碼， 就是一個(gè)存儲(chǔ)器讀總線周期。 將微處理器內(nèi)部累加器中的值寫入指定存儲(chǔ)器單元中

4、，執(zhí)行這條指令可能就需要二個(gè)總線周期：讀總線周期和寫總線周期。 讀總線周期： 寫總線周期： T1：提供地址 T1：提供地址T2：讀信號(hào)有效 T2：寫信號(hào)有效T3：數(shù)據(jù)有效 T3：數(shù)據(jù)有效T4：讀操作結(jié)束 T4：寫操作結(jié)束5. 給出8086CPU處于最小模式時(shí)的CPU子系統(tǒng)結(jié)構(gòu)圖，并說明組成CPU子系統(tǒng)的各芯片的功能。答：結(jié)構(gòu)圖如下 8084：用于產(chǎn)生系統(tǒng)時(shí)鐘信號(hào)；地址鎖存器：用于暫存地址值； 數(shù)據(jù)緩沖器，用于驅(qū)動(dòng)數(shù)據(jù)。6. 說明一般微處理器的內(nèi)部組成與外部主要引腳的功能，并說明執(zhí)行加法指令過程中指令代碼和加工的數(shù)據(jù)在CPU內(nèi)部各部件流動(dòng)和外部引腳的信號(hào)變化情況。答：組成微處理器的最基本的部件是

5、運(yùn)算部件、控制部件、寄存器組和內(nèi)部數(shù)據(jù)總線。 外部主要引腳功能： 地址線：輸出，用于提供存儲(chǔ)器或I/O接口的地址。地址線的位數(shù)決定了微處理器的尋址范圍。 數(shù)據(jù)線：雙向，用于提供微處理器與外部交換數(shù)據(jù)的通道。 從累加器存入鎖存器的數(shù)據(jù)和暫存器中的數(shù)據(jù)通過ALU運(yùn)算，結(jié)果通過內(nèi)部數(shù)據(jù)總線存回累加器，輸出CPU外部到存存儲(chǔ)器或I/O。運(yùn)算結(jié)果將影響標(biāo)志寄存器和十進(jìn)制調(diào)整電路，并對(duì)下一次運(yùn)算產(chǎn)生作用。7. 相對(duì)實(shí)模式，說明保持模式的特點(diǎn)。答：保持模式的特點(diǎn)： (1) 地址由段描述表按“段地址”查到相應(yīng)描述符，得到的真實(shí)地址+偏移 (2) 32位地址線，擁有4GB的尋址 (3) 實(shí)現(xiàn)虛擬存儲(chǔ)和代碼保護(hù)

6、保持模式比實(shí)模式多了以下： (1) 寄存器 GDR，LDR，IDR，TR，CR3。 (2) 數(shù)據(jù)段，描述符表(GDT，LDT)，任務(wù)數(shù)據(jù)段(TS)，頁表。 (3) 機(jī)制,權(quán)限檢測（利用選擇子/描述符/頁表項(xiàng)的屬性位），線性地址到物理地址的映射。8. 闡述計(jì)算機(jī)三級(jí)存儲(chǔ)體系中Cache、主存、輔存的特點(diǎn)與作用，并說明目前三類存儲(chǔ)器由哪些類型的存儲(chǔ)器承擔(dān)，其存儲(chǔ)器特性有什么特征。答：Cache：組成：高速SRAM；特點(diǎn)：快速的存取性能，用于存放CPU訪問頻度最高的數(shù)據(jù)。 主存：組成：DRAM；特點(diǎn)：速度和容量介于Cache和輔存，用于存放CPU當(dāng)前執(zhí)行的程序和所需要的數(shù)據(jù)。 輔存：組成：磁盤、磁帶

7、、光盤等；特點(diǎn)：存儲(chǔ)容量大，用于后備的程序和數(shù)據(jù)。 三級(jí)存儲(chǔ)體系的目標(biāo)：存儲(chǔ)體系的速度入接近Cache，存儲(chǔ)體系的成本接近于輔存。9. 說明半導(dǎo)體存儲(chǔ)器的內(nèi)部結(jié)構(gòu)，并比較靜態(tài)RAM和動(dòng)態(tài)RAM在存儲(chǔ)原理、外部特性、性能指標(biāo)等方面的異同。答：半導(dǎo)體存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)基本相同，都是由存儲(chǔ)體和外圍電路二部分組成。存儲(chǔ)體是由一系列按行/列排列的基本存儲(chǔ)單元所組成。外圍電路由地址譯碼器、I/O電路、片選控制和輸出驅(qū)動(dòng)電路所組成。10. 以靜態(tài)RAM作為內(nèi)存儲(chǔ)器，比較并聯(lián)組合和串聯(lián)組合，說明地址線、數(shù)據(jù)線、控制線的連接要點(diǎn)。答：并聯(lián)組合：8片芯片為1組，一旦選中，則同時(shí)工作，或者輸入，或者輸出。 數(shù)據(jù)線

8、：每片存儲(chǔ)器芯片數(shù)據(jù)線連至CPU不同位的數(shù)據(jù)線。地址線：每片地址線的連接都相同，與CPU的地址線相連接。控制線：每片的控制線連接都是相同。讀寫控制線連CPU的讀寫控制線。 串聯(lián)組合：CPU用高位地址選擇存儲(chǔ)器芯片，用低位地址選擇趕集器芯片中的存儲(chǔ)單元。同一時(shí)刻，CPU訪問一個(gè)存儲(chǔ)器芯片中的一個(gè)存儲(chǔ)單元。 數(shù)據(jù)線：存儲(chǔ)器芯片的數(shù)據(jù)線與CPU的數(shù)據(jù)線直接相連。地址線：存儲(chǔ)器芯片的地址線與CPU低位地址線直接相連，用于選擇芯片內(nèi)的存儲(chǔ)單元。控制線：存儲(chǔ)器的讀寫控制線與CPU的讀寫控制線直接相連，存儲(chǔ)器的片選信號(hào)線由高位地址線經(jīng)譯碼產(chǎn)生。11. 一般CPU地址總線可尋址的范圍比系統(tǒng)實(shí)際使用的內(nèi)存容量要

9、大。試舉一地址譯碼電路為例，說明地址譯碼器的片選端和譯碼輸入端應(yīng)連接CPU的什么信號(hào)線，并分析該譯碼電路的各譯碼輸出端所對(duì)應(yīng)的存儲(chǔ)器地址范圍。答：用8K8的存儲(chǔ)器芯片組成的16KB RAM電路，低位地址線A12 A0直接連至每一片的6264芯片的地址輸入端，高位地址線經(jīng)譯碼以后產(chǎn)生片選信號(hào)，分別連接到2片6264的片選輸入端。地址譯碼器74LS138是一個(gè)常用的38譯碼器，當(dāng)?shù)刂稟19A161110時(shí)，該譯碼器選中，也就是說，該譯碼器 Y7Y0輸出的地址范圍為E0000HEFFFFH。其中：當(dāng)A15A13000時(shí)，Y0輸出有效，其地址范圍為 E0000HE1FFFH；當(dāng)A15A13001時(shí)，Y

10、1輸出有效，其地址范圍為E2000HE3FFFH。12. 針對(duì)動(dòng)態(tài)RAM的地址線分行列輸入以及刷新行地址的輸入，與靜態(tài)RAM的接口電路相比較，說明其存儲(chǔ)器接口電路有什么特點(diǎn)。答：（1）同靜態(tài)RAM，CPU輸出的地址總線高位部分用于進(jìn)行地址譯碼產(chǎn)生片選信號(hào)，地址總線的低位部分用于選擇存儲(chǔ)器內(nèi)部的存儲(chǔ)單元。但是，由于動(dòng)態(tài)RAM的地址輸入是分行、列進(jìn)行的，因此不能直接將CPU的低位地址線直接連至存儲(chǔ)器的地址線輸入，而是需要將這部分地址一分為二，按行、列分時(shí)輸入存儲(chǔ)器。 （2）由于動(dòng)態(tài)RAM有刷新要求，既需要刷新控制信號(hào)，也需要為動(dòng)態(tài)RAM提供刷新地址，因此，作為動(dòng)態(tài)RAM的連接，還需要有一個(gè)產(chǎn)生刷新

11、地址的電路，并通過選擇電路，能在需要刷新時(shí)候?qū)⑺⑿碌刂匪腿雱?dòng)態(tài)RAM13. 通過通常I/O接口電路的結(jié)構(gòu)，闡述I/O接口電路的功能。答：I/O接口是為了協(xié)調(diào)CPU與各種外設(shè)間的矛盾（不匹配）而設(shè)臵的介于CPU和外設(shè)之間的控制邏輯電路。因此，接口電路要面對(duì)CPU和外設(shè)兩個(gè)方面， I/O接口有以下功能： （1）數(shù)據(jù)緩沖和鎖存功能 （2）接收和執(zhí)行CPU命令的功能 （3）信號(hào)電平轉(zhuǎn)換功能 （4）數(shù)據(jù)格式變換功能 （5）中斷管理功能 （6）可編程功能 對(duì)一個(gè)具體的接口電路來說，不一定都要求具備上述功能，不同的外設(shè)，不同的用途，其接口功能和內(nèi)部結(jié)構(gòu)是不同的。14. 與存儲(chǔ)器映象尋址方式相比較，說明獨(dú)立I

12、/O尋址方式的特點(diǎn)。答：（1）存儲(chǔ)器映象尋址方式的編址方式是把系統(tǒng)中的每一個(gè)I/0端口都看作一個(gè)存儲(chǔ)單元，并與存儲(chǔ)單元一樣統(tǒng)一編址。而I/O單獨(dú)編址方式對(duì)系統(tǒng)中的輸入輸出端口地址單獨(dú)編址，構(gòu)成一個(gè)I/O空間； （2）存儲(chǔ)器映象尋址方式把I/O地址映射到存儲(chǔ)空間，作為整個(gè)存儲(chǔ)空間的一小部分，而I/O單獨(dú)編址方式不占用存儲(chǔ)空間，而是用專門的IN指令和OUT指令來訪問這種具有獨(dú)立地址空間的端口；15. 比較無條件傳送方式、程序查詢方式、中斷方式以及DMA方式這四種數(shù)據(jù)傳送方式，在硬件電路、CPU作用、應(yīng)用范圍等方面闡述其特征。答：無條件傳送方式主要應(yīng)用于己知或固定不變的低速I/O接口設(shè)備或無須等待時(shí)

13、間的I/O設(shè)備。若是輸入設(shè)備則直接使用三態(tài)緩沖器和數(shù)據(jù)總路線相連，CPU在執(zhí)行輸入指令時(shí)，外設(shè)的數(shù)據(jù)是準(zhǔn)備好的。若是輸出設(shè)備，要求接口具有鎖存功能，以使CPU送出的數(shù)據(jù)在接口電路的輸出端保持一些時(shí)間。 程序查詢方式的接口電路除了有傳送數(shù)據(jù)的端口以外，還要有傳送狀態(tài)的端口。對(duì)于輸入過程來說，當(dāng)外設(shè)將數(shù)據(jù)準(zhǔn)備好時(shí)，則使接口的狀態(tài)端口中的“準(zhǔn)備好”標(biāo)志位臵成有效，表示當(dāng)前輸出數(shù)據(jù)端口己經(jīng)處于“空閑”狀態(tài)，可以接收下一個(gè)數(shù)據(jù)。 DMA方式數(shù)據(jù)傳送不需要CPU介入，由DMA控制器直接控制數(shù)據(jù)完成存儲(chǔ)器和I/O之間的傳送，采用DMA控制器的硬件代替了原來的軟件來控制數(shù)據(jù)的傳送，且不需進(jìn)行保護(hù)現(xiàn)場和恢復(fù)現(xiàn)場

14、之類的額外操作，因此數(shù)據(jù)傳送速度快、I/O響應(yīng)時(shí)間短、CPU額外開銷小，但增加了系統(tǒng)硬件的復(fù)雜性和提高了系統(tǒng)的成本。16. 以8086CPU為例，說明中斷響應(yīng)和中斷返回的過程。在說明此過程中，如何保證優(yōu)先權(quán)最高的中斷申請(qǐng)?jiān)茨艿玫紺PU的中斷服務(wù)。答：CPU響應(yīng)中斷： （1）關(guān)閉中斷（為禁止CPU響應(yīng)其它中斷申請(qǐng)）；（2）保護(hù)斷點(diǎn)現(xiàn)場信息（通常將斷點(diǎn)和標(biāo)志寄存器內(nèi)容入棧）；（3）獲得中斷服務(wù)入口地址，轉(zhuǎn)中斷服務(wù)程序。 一旦CPU響應(yīng)中斷，就可轉(zhuǎn)入中斷服務(wù)程序中：（1）保護(hù)現(xiàn)場 ；（2）開中斷；（3）中斷服務(wù)；（4）關(guān)中斷 ；（5）恢復(fù)現(xiàn)場；（6）開中斷返回。17. 敘述Intel 8259中斷控

15、制器的功能以及編程方法。答：(1) 單片8259A可以連接8個(gè)中斷源， 多片8259A連接后，可以控制多達(dá)64個(gè)中斷源； (2) 可以設(shè)臵中斷源的中斷類型號(hào)； 在CPU應(yīng)答后，能自動(dòng)地向CPU發(fā)送中斷類型號(hào)； (3) 能管理中斷源的優(yōu)先級(jí)，并有固定優(yōu)先級(jí)（自動(dòng)嵌套方式）和循環(huán)優(yōu)先級(jí)（相等優(yōu)先級(jí)）兩種管理方式； (4) 可以設(shè)臵中斷請(qǐng)求的方式（電平方式和脈沖方式）。 8259A必須先進(jìn)行初始化編程，后進(jìn)行工作編程。初始化命令共預(yù)臵4個(gè)命令字ICW1ICW4。工作編程用OCW1-中斷屏蔽操作命令字，OCW1用來實(shí)現(xiàn)對(duì)中斷源的屏蔽功能，OCW1的內(nèi)容直接寫入屏蔽寄存器IMR。18. 以Intel 8

16、237為例，說明DMA控制器的一般結(jié)構(gòu)及功能答：Intel 82837的DMA控制器結(jié)構(gòu)有： （1）時(shí)序與控制邏輯；（2）優(yōu)先級(jí)編碼電路；（3）數(shù)據(jù)和地址緩沖器組；（4）命令控制邏輯；（5）內(nèi)部寄存器組； 8237的引腳功能： （1）CLK：輸入，時(shí)鐘信號(hào)。（2）CS（CHIP SELET）：輸入，片 選信號(hào)，低電平有效。（3）RESET：輸入，復(fù)位信號(hào)，高電平有效。（4）REDAY： 輸入，準(zhǔn)備好信號(hào)，高電平有效。（5）AEN ：輸出，DMA地址允許信號(hào)，高電平有效。（6）ADSTB：輸出，地址選通，高電平有效。（7）MEMR ：輸出，DMA存儲(chǔ)器讀信號(hào)，低電平有效。（8）MEMW：輸 出，

17、DMA存儲(chǔ)器寫信號(hào)，低電平有效。19. 以具體芯片為例說明可編程I/O接口芯片的特點(diǎn)。答：8255A是一個(gè)具有3個(gè)8位數(shù)據(jù)口（即A口、B口、C口，其中C口還可作為兩個(gè)4位口來使用）的并行輸入/輸入端口的接口芯片，它為Intel系列的CPU與外部設(shè)備提供了TTL電平兼容并行接口。三個(gè)數(shù)據(jù)口均可用軟件來設(shè)臵成輸入口或輸出口，與外設(shè)相連。C口具有按位臵位/復(fù)位的功能，為按位控制提供了強(qiáng)有力的支持。 8255A具有3種工作方式，即方式0，方式1，方式2?？蛇m應(yīng)CPU與外設(shè)間的多種數(shù)據(jù)傳送方式，如查詢方式和中斷方式等，以滿足用戶的各種應(yīng)用要求。20. 比較8255芯片的三種工作方式，各具有什么特點(diǎn)，在應(yīng)

18、用過程中，硬件電路的連接和軟件編程有什么要求。答：方式0是一種基本輸入或輸出方式，該方式適合于通信雙方不需要聯(lián)絡(luò)信號(hào)（應(yīng)答信號(hào)）的簡 單輸入/輸出場合，CPU可以隨時(shí)用輸入/輸出指令對(duì)指定端口進(jìn)行讀寫操作。 方式1為選通輸入/輸出方式，即可借助于選通（應(yīng)答式）聯(lián)絡(luò)信號(hào)的I/O方式。這種方式中，A口和B口 用于輸入/輸出的數(shù)據(jù)端口，C口某些位用作接收或產(chǎn)生應(yīng)答聯(lián)絡(luò)信號(hào)。 方式2為分時(shí)雙向輸入/輸出方式（雙向I/O方式），即同一端口的I/O線既可以作為輸入也可 以作為輸出。21. 使用Intel 8253芯片進(jìn)行初始化編程時(shí)，需要考慮哪幾方面問題。答：（1）對(duì)每個(gè)計(jì)數(shù)器，控制字必須寫在計(jì)數(shù)值之前。

19、 （2）計(jì)數(shù)值必須按控制字所規(guī)定的格式寫入。 （3）對(duì)所有方式計(jì)數(shù)器都可以在計(jì)數(shù)過程中或計(jì)數(shù)結(jié)束后改變計(jì)數(shù)值，重寫計(jì)數(shù)值必須遵守控制字所規(guī)定的格式，并且不會(huì)改變工作方式。 （4）計(jì)數(shù)值不能直接寫到減1計(jì)數(shù)器中，只能寫入計(jì)數(shù)值寄存器中，并由寫操作之后的下一個(gè)CLK脈沖將計(jì)數(shù)值寄存器的內(nèi)容裝入減1計(jì)數(shù)器開始計(jì)數(shù)。 （5）初始化編程必須明確各個(gè)計(jì)數(shù)器的控制字和計(jì)數(shù)值不是寫到同一個(gè)地址單元。22. 比較Intel 8253的方式0和方式4、方式0和方式1以及方式2和方式3，其功能有什么異同。答：（1）方式0 計(jì)數(shù)結(jié)束產(chǎn)生中斷，8253用作計(jì)數(shù)器時(shí)一般工作在方式0。 （2）方式1 可編程的單拍負(fù)脈沖，可

20、編程的單拍負(fù)脈沖又稱為單穩(wěn)態(tài)輸出方式，簡稱單穩(wěn)定時(shí)。 （3）方式2 分頻脈沖發(fā)生器，一種具有自動(dòng)予臵計(jì)數(shù)初值N的脈沖發(fā)生器。 （4）方式3 分頻方波發(fā)生器。 （5）方式4 軟件觸發(fā)選通脈沖發(fā)生器，類似于方式0的工作方式，計(jì)數(shù)器是靠臵入新的計(jì)數(shù)初值這個(gè)軟件操作來觸發(fā)計(jì)數(shù)器工作的，故稱為軟件觸發(fā)。23. 闡述組成通用串行接口電路的基本部件及功能，并以波特率為9600，波特率系數(shù)為16的異步傳送為例，說明串行發(fā)送和串行接收的過程。答：8251A是一種可編程的通用同步/異步接受發(fā)送器，通常作為串行通信接口使用，被廣泛應(yīng)用Intel80X86為CPU的微型計(jì)算機(jī)中。其基本功能為：(1) 它是全雙工、雙緩

21、沖器的接受/發(fā)送器。(2) 可工作在同步或異步工作方式。同步方式工作時(shí)，波特率在064K范圍內(nèi)；異步方式時(shí)，波特率在09.2K范圍內(nèi)。(3) 同步方式時(shí)，字符可以選擇為58bit，可加基偶校驗(yàn)位，可自動(dòng)檢測同步字符。(4) 異步方式時(shí)，字符可選擇為58bit，可加奇偶校驗(yàn)位，自動(dòng)為每個(gè)字符添加一個(gè)自動(dòng)位，并允許通過編程選擇1、2.5或2位停止位24. 當(dāng)A/D或D/A轉(zhuǎn)換器的數(shù)據(jù)位數(shù)和量程范圍確定以后，數(shù)字量和模擬量的對(duì)應(yīng)關(guān)系是否一定確定。試闡述模擬量和數(shù)字量的轉(zhuǎn)換關(guān)系。答：不能確定。模擬量和數(shù)字量的轉(zhuǎn)換還依賴于： （1）分辨率即數(shù)據(jù)位數(shù)； （2）轉(zhuǎn)換精度； （3）輸出范圍； （4）建立時(shí)間。

22、25. 當(dāng)一個(gè)D/A轉(zhuǎn)換器的數(shù)據(jù)位數(shù)與CPU的的數(shù)據(jù)線位數(shù)不一致時(shí)，在硬件連接時(shí)應(yīng)如何考慮。D/A轉(zhuǎn)換器采用雙緩沖結(jié)構(gòu)有什么好處。答：如果AD轉(zhuǎn)換器輸出的數(shù)據(jù)位數(shù)與CPU數(shù)據(jù)總線位數(shù)不相同時(shí)，則要通過硬件連接與指令執(zhí)行相配合，才能讀取到有效數(shù)據(jù)。 以8位CPU為例，如果AD轉(zhuǎn)換器的數(shù)據(jù)輸出也是8位，則直接相連接。如果AD轉(zhuǎn)換器的數(shù)據(jù)輸出端小于8位，則與CPU數(shù)據(jù)總線的 部分線相連，在CPU執(zhí)行輸出指令時(shí)要提取相對(duì)應(yīng)的數(shù)據(jù)位。如果AD轉(zhuǎn)換器的數(shù)據(jù)輸出位是大于8位的，接口電路要提供二個(gè)不同 口地址控制的數(shù)據(jù)輸入端口，分二次將高字節(jié)和低字節(jié)數(shù)據(jù)讀入CPU內(nèi)部。26. 一般而言，評(píng)價(jià)A/D或D/A轉(zhuǎn)換

23、器性能的指標(biāo)參數(shù)有哪些。答：D/A轉(zhuǎn)換器的性能的主要參數(shù)有：（1）分辨率是指d/a轉(zhuǎn)換器能夠轉(zhuǎn)換的二進(jìn)制數(shù)的位數(shù)，位數(shù)多分辨率也就越高。（2）轉(zhuǎn)換時(shí)間指數(shù)字量輸入到完成轉(zhuǎn)換，輸出達(dá)到最終值并穩(wěn)定為止所需的時(shí)間。電流型d/a轉(zhuǎn)換較快，一般在幾ns到幾百ns之間。電壓型d/a轉(zhuǎn)換較慢，取決于運(yùn)算放大器的響應(yīng)時(shí)間。（3）精度指d/a轉(zhuǎn)換器實(shí)際輸出電壓與理論值之間的誤差，一般采用數(shù)字量的最低有效位作為衡量單位。（4）線性度當(dāng)數(shù)字量變化時(shí)，d/a轉(zhuǎn)換器輸出的模擬量按比例關(guān)系變化的程度。理想的d/a轉(zhuǎn)換器是線性的，但是實(shí)際上是有誤差的，模擬輸出偏離理想輸出的最大值稱為線性誤差。27. 從外界模擬量數(shù)據(jù)采集

24、到模擬量輸出控制，其模擬控制系統(tǒng)由哪幾個(gè)模塊組成，并說明各模塊的功能。答：傳感器：采集物理量，如溫度傳感器。 量程放大器：將傳感器輸出的信號(hào)放大或處理成與A/D 轉(zhuǎn)換器所要求的輸入相適應(yīng)的電壓范圍。 低通濾波器：用于濾去干擾信號(hào)。 多路轉(zhuǎn)換開關(guān)：使多個(gè)模擬信號(hào)共用一個(gè)A/D轉(zhuǎn)換器輪流進(jìn)行采樣和轉(zhuǎn)換，以降低成本。采樣保持電路：在A/D進(jìn)行采樣期間，保持輸入信號(hào)不變，以保證轉(zhuǎn)換精度。 A/D轉(zhuǎn)換器：將模擬輸入量轉(zhuǎn)換成數(shù)字量，以便由計(jì)算機(jī)讀取，進(jìn)行分析處理。 D/A轉(zhuǎn)換器：將微型計(jì)算機(jī)的處理結(jié)果轉(zhuǎn)換為模擬量輸出。 模擬控制：作為控制用途的模擬輸出一般都是經(jīng)過直流驅(qū)動(dòng)功放，來驅(qū)動(dòng)直流伺服裝置。28. 以0809為例，說明A/D轉(zhuǎn)換器與CPU連接的要點(diǎn)。答：ADC0809與CPU的連接，同樣是三方面的連接：數(shù)據(jù)總線的連接、地址總線的連接和控制總線的連接。 （1）對(duì)于8位CPU，ADC0809的數(shù)據(jù)線D7D0