OrCAD概述及電路圖的繪制.ppt_第1頁
OrCAD概述及電路圖的繪制.ppt_第2頁
OrCAD概述及電路圖的繪制.ppt_第3頁
OrCAD概述及電路圖的繪制.ppt_第4頁
OrCAD概述及電路圖的繪制.ppt_第5頁
已閱讀5頁,還剩89頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1,第1講OrCAD概述及電路圖的繪制,1.1OrCAD概述1.2電路原理圖的繪制1.3電路原理圖的編輯修改1.4電路元素屬性的編輯修改1.5電路圖的顯示與打印,2,1.1OrCAD的概述,ORCAD是20世紀(jì)80年代末推出的、目前廣泛使用的電子線路CAD軟件之一。它集電路原理圖繪制、電路仿真分析和印刷電路板設(shè)計(jì)功能于一體,功能強(qiáng)大,界面友好直觀。1998年,ORCADSystem公司和MicroSim公司實(shí)現(xiàn)了強(qiáng)強(qiáng)聯(lián)合,將在電子設(shè)計(jì)領(lǐng)域已得到廣泛使用的OrCAD軟件與著名電路仿真軟件PSPICE軟件集成在一起,推出了ORCAD9.0版。該套軟件后來稱為全球著名的電子設(shè)計(jì)軟件公司Cadence的一個(gè)產(chǎn)品系列。2000年Cadence公司推出了ORCAD9.2版,相對(duì)之前版本,ORCAD9.2在電路特性分析、優(yōu)化設(shè)計(jì)以及特性數(shù)據(jù)庫等諸多方面均有了很大的擴(kuò)展。2005年,Cadence推出了ORCAD10.5版。,3,OrCAD的系統(tǒng)結(jié)構(gòu),系統(tǒng)構(gòu)成框圖,4,Capture是電路原理圖繪制軟件,可以繪制各類模擬電路、數(shù)字電路以及數(shù)?;旌想娐返脑韴D。CaptureCIS是Capture的高級(jí)版本,包含了元器件信息管理系統(tǒng)CIS,可以對(duì)元器件實(shí)施高效管理。CaptureCIS是一個(gè)共用軟件。在調(diào)用OrCAD軟件包中其他兩個(gè)軟件之前,都需要首先運(yùn)行CaptureCIS軟件,生成電路設(shè)計(jì)原理圖。本節(jié)介紹CaptureCIS軟件的結(jié)構(gòu)、功能特點(diǎn)、窗口結(jié)構(gòu)以及主要名詞術(shù)語。,5,1、OrCAD/CaptureCIS軟件的構(gòu)成,6,2OrCAD/CaptureCIS軟件的功能特點(diǎn),OrCAD/CaptureCIS軟件的基本功能是進(jìn)行電路原理圖設(shè)計(jì),并生成供其他CAD軟件調(diào)用的電連接網(wǎng)表文件。在完成這一任務(wù)方面,該軟件具有下述主要特點(diǎn):(1)電路圖繪制軟件Capture與OrCAD中的其他兩個(gè)CAD軟件集成在一個(gè)軟件包中。完成電路設(shè)計(jì)后,即可以在同一個(gè)運(yùn)行環(huán)境下直接調(diào)用OrCADPSpice軟件,對(duì)電路進(jìn)行模擬分析。繪好的電路圖與印制板設(shè)計(jì)軟件OrCADLayout之間的連接也非常方便。另外,Capture和OrCAD中的其他兩個(gè)CAD軟件之間還可以實(shí)現(xiàn)更新信息的前向傳遞(ForwardAnnotating)、反向傳遞(BackAnnotating)和信息的參照顯示(Cross-Probing)。,7,(2)CaptureCIS軟件的運(yùn)行環(huán)境是典型的Windows圖形界面,直觀形象,使用方便。在屏幕上可以同時(shí)打開多個(gè)窗口,顯示同-個(gè)電路圖中不同部分的內(nèi)容。(3)OrCAD軟件包對(duì)電路設(shè)計(jì)采用項(xiàng)目管理,不但引導(dǎo)電路圖的繪制,而且還延伸管理對(duì)電路圖的模擬仿真和印制板設(shè)計(jì)。與同個(gè)電路設(shè)計(jì)相關(guān)的電路原理圖、模擬和印制板設(shè)計(jì)中采用的參數(shù)設(shè)置、設(shè)計(jì)資源、生成的各種文件、分析結(jié)果等內(nèi)容均以設(shè)計(jì)項(xiàng)目(Project)的形式統(tǒng)一保存,這有助于對(duì)設(shè)計(jì)的有效管理。(4)調(diào)用Capture繪制的各種電路圖可以采用單頁式、拼接式(FlatDesign)和分層式(HierarchicalDesign)共三種電路結(jié)構(gòu)形式,符合當(dāng)前電路和系統(tǒng)設(shè)計(jì)的潮流。,8,(5)在繪制電路圖時(shí),具備各種方便靈活的繪圖和編輯功能,其中包括:對(duì)選中的一個(gè)或一組電路元素進(jìn)行刪除、復(fù)制、移動(dòng)、旋轉(zhuǎn)、鏡像等處理,并在移動(dòng)時(shí)保持電連接關(guān)系不變;自動(dòng)繪制規(guī)則的電路元素(如總線引入線):用不同倍率顯示電路圖,以多種方式查找電路元素;對(duì)繪圖操作具有撤消(Undo)、恢復(fù)(Redo)和重復(fù)執(zhí)行(Repeat)等功能。(6)在電路圖中可以繪制多種幾何圖形,添加文字字符,插入Bitmap格式圖形(包括公司標(biāo)志圖形)。(7)可以為元器件添加用戶自定義屬性參數(shù),采用多種方法修改元器件的屬性參數(shù)及其顯示方式,包括以對(duì)話框方式修改單項(xiàng)屬性參數(shù),在屬性參數(shù)編輯器窗口中以交互方式按類型逐類修改屬性參數(shù),或者以文件方式同時(shí)修改電路中需要修改的所有屬性參數(shù)。,9,(8)OrCAD/Capture軟件的元器件庫文件中包括有四萬多種常用的元器件符號(hào),同時(shí)還包括有元器件的特性參數(shù)模型和封裝信息。采用軟件中提供的PartEditor模塊,可以修改庫文件中的圖形符號(hào)或添加新的內(nèi)容。(9)用戶除了可以直接調(diào)用庫文件中四萬多種元器件符號(hào)外,還可以通過Internet,從指定的數(shù)據(jù)庫中查尋多達(dá)上百萬個(gè)元器件的最新信息,將需要的元器件放入電路圖或添加到庫文件中。(10)對(duì)繪好的電路圖進(jìn)行各種后處理,包括對(duì)電路中的元器件自動(dòng)進(jìn)行編號(hào)或修改編號(hào)、設(shè)計(jì)規(guī)則檢查、元器件屬性參數(shù)批處理、元器件統(tǒng)計(jì)信息報(bào)表輸出以及電連接網(wǎng)表文件生成,供多種CAD軟件調(diào)用。,10,(11)繪好電路圖后,可以生成DXF格式文件,供AutoCAD軟件調(diào)用。也可以用EDIF200格式與其他軟件交換設(shè)計(jì)結(jié)果。(12)用戶可以按VisualBasic的語法規(guī)定,將經(jīng)常采用的多步繪圖操作編成“宏”(Macro),加速繪圖進(jìn)程。用戶可以對(duì)宏進(jìn)行新建、復(fù)制、修改、創(chuàng)建快捷方式等多種處理。(13)采用CIS模塊,可以對(duì)公司內(nèi)部的元器件信息實(shí)施高效管理,包括庫存元器件品種的優(yōu)化確定;即時(shí)更新公司元器件的最新信息;檢查電路中元器件參數(shù)與庫存元器件信息的一致性,幫助發(fā)現(xiàn)電路中元器件參數(shù)的錯(cuò)誤選用;確定庫存元器件的進(jìn)貨要求等。,11,(14)為了保證軟件的廣泛適用性,軟件中提供了對(duì)不同習(xí)慣或標(biāo)準(zhǔn)的支持。例如,元器件符號(hào)庫中同時(shí)包括有習(xí)慣采用的符號(hào)圖形以及國際電工委員會(huì)(IEC)規(guī)定的標(biāo)準(zhǔn)符號(hào)圖形;尺寸單位可以選用公制(毫米)或英制(英寸),相應(yīng)圖紙幅面等級(jí)也采用兩種不同單位制下的規(guī)定。,12,1.2電路原理圖的繪制,一、OrCAD/CaptureCIS軟件,1.OrCAD/CaptureCIS軟件的構(gòu)成,1、基本名詞術(shù)語,1.與電路設(shè)計(jì)項(xiàng)目有關(guān)的名詞術(shù)語(1)設(shè)計(jì)項(xiàng)目(Project):與電路設(shè)計(jì)有關(guān)的所有內(nèi)容組成一個(gè)獨(dú)立的設(shè)計(jì)項(xiàng)目。設(shè)計(jì)項(xiàng)目中包括有電路圖設(shè)計(jì)、配置的元器件庫、相關(guān)的設(shè)計(jì)資源、生成的各種結(jié)果文件等。存放設(shè)計(jì)項(xiàng)目的文件以.opj為擴(kuò)展名。該文件中包括了與上述各項(xiàng)內(nèi)容相應(yīng)的文件名。(2)一幅電路圖頁(SchematicPage):繪制在一頁電路圖紙上的電路圖。,13,14,(3)一個(gè)層次電路圖(SchematicFolder):指分層式電路圖結(jié)構(gòu)中同一個(gè)層次上的所有電路圖。一個(gè)層次電路圖可以包括一幅或多幅電路圖頁。(4)電路圖設(shè)計(jì)(SchematicDesign):指設(shè)計(jì)項(xiàng)目中的電路圖部分。一個(gè)完整的電路設(shè)計(jì)可以包括一個(gè)或多個(gè)層次電路圖。電路圖設(shè)計(jì)存放在以.dsn為擴(kuò)展名的文件中。(5)電路圖設(shè)計(jì)結(jié)構(gòu)(DesignStructure):指電路設(shè)計(jì)中采用的下述三種不同結(jié)構(gòu)。,(a)分層式電路設(shè)計(jì)(HierarchicalDesign):在設(shè)計(jì)比較復(fù)雜的電路和系統(tǒng)時(shí)通常采用的是一種自上而下的電路設(shè)計(jì)方法。即首先在一層圖紙上(稱之為根層次:Root)設(shè)計(jì)電路總體結(jié)構(gòu)框圖,然后再在另外層次圖紙上設(shè)計(jì)每一個(gè)框圖代表的子電路結(jié)構(gòu),下一層次中還可以包括有框圖,按層次關(guān)系將子電路框圖逐級(jí)細(xì)分,直到最底層次上為具體電路圖,不再包括子電路框圖。這種電路結(jié)構(gòu)稱為分層式電路設(shè)計(jì)。(b)拼接式電路設(shè)計(jì)(FlatDesign):指只包括一個(gè)層次的電路設(shè)計(jì)。該層次中可以包括有多頁電路圖,但不包括子電路框圖。,15,16,(c)單頁式電路設(shè)計(jì)(One-pageDesign):指整個(gè)電路設(shè)計(jì)中只包括一頁電路圖。(6)電路設(shè)計(jì)專用元器件符號(hào)庫(Designcache):電路設(shè)計(jì)中,主要從Capture符號(hào)庫(Library)調(diào)用元器件符號(hào)。完成電路設(shè)計(jì)后,將自動(dòng)生成一個(gè)由該設(shè)計(jì)中采用的各種元器件符號(hào)組成的只適用于該電路設(shè)計(jì)的符號(hào)庫,稱為DesignCache。該符號(hào)庫與相應(yīng)的電路設(shè)計(jì)一起保存。,17,2.關(guān)于電路圖組成元素的名詞術(shù)語,(1)電路圖基本組成元素(Object):指繪制電路圖過程中通過繪圖命令繪制的電路圖中的最基本組成部分,如元器件符號(hào)、一段互連線、結(jié)點(diǎn)等。(2)結(jié)點(diǎn)(Junction):在電路圖中,如果要求相互交叉的兩條互連線在交叉點(diǎn)處電學(xué)上連通,則應(yīng)在交叉位置繪一個(gè)粗圓點(diǎn),該點(diǎn)稱為結(jié)點(diǎn)。(3)元器件編號(hào)(PartReference):為了區(qū)分電路圖上同一類元器件中的不同個(gè)體而分別給其編的序號(hào)。例如,不同的電阻編號(hào)為R1、R2等。(4)元器件值(PartValue):指表征元器件特性的具體數(shù)值(如100)或器件型號(hào)(如7400、2N2222、uA741)。對(duì)每個(gè)器件型號(hào),都有一個(gè)模型描述其功能和電特性。,18,(5)總線引入線(BusEntry):指將互連線與總線中某一位信號(hào)相連時(shí),在匯接處的那一段連線。(6)端口連接符號(hào)(Off-pageConnector):指一種表示連接關(guān)系的符號(hào)。同一層次電路的不同頁面電路圖之間以及同一頁電路圖內(nèi)部,名稱相同的端口連接符號(hào)在電學(xué)上是相連的。(7)節(jié)點(diǎn)別名(NetAlias):電路中電學(xué)上相連的互連線、總線、元器件引出端等構(gòu)成一個(gè)節(jié)點(diǎn)(Net),或者稱為網(wǎng)絡(luò)。用戶為節(jié)點(diǎn)確定的名稱就稱為該節(jié)點(diǎn)的NetAlias。(8)圖紙標(biāo)題欄(TitleBlock):位于圖紙右下角表示圖紙信息的“表格”。,19,(9)電路元素的屬性參數(shù)(Property):表示電路元素各種信息的參數(shù)。其中直接由OrCAD軟件賦給的屬性參數(shù)稱為固有參數(shù)(InherentProperty),例如元器件值、封裝類型等。由用戶添加的屬性參數(shù)稱為用戶定義參數(shù)(User-definedProperty),例如元器件價(jià)格、生產(chǎn)廠家等。(10)圖幅分區(qū)(GridReference):為了便于確定電路元素在電路圖中的位置,可以在圖紙的X和Y方向劃分幾個(gè)區(qū),分別用字母和數(shù)字作為每個(gè)區(qū)的代號(hào)。圖紙中各個(gè)位置可以用其所在的字母數(shù)字分區(qū)號(hào)表示。,20,(11)標(biāo)簽(Bookmark):用于代表電路圖中某個(gè)特定位置而在該位置設(shè)置的標(biāo)簽代號(hào)。代表標(biāo)簽代號(hào)的字符并不顯示在電路圖上。,21,3.主要窗口界面,項(xiàng)目管理窗口(ProjectManager),電路圖編輯窗口(PageEditor),對(duì)話日志窗口(SessionLog),Capture有三個(gè)主要工作窗口,22,二、電路圖編輯器(PageEditor),1.新建一項(xiàng)目,啟動(dòng)OrCAD/CaptureCIS,新建設(shè)計(jì)項(xiàng)目(Project)項(xiàng)目名稱項(xiàng)目類型項(xiàng)目路徑,看演示:新建一項(xiàng)目,23,開始/程序/OrCADRelease9.2/CaptureCapture平臺(tái)的file菜單項(xiàng),Project:建立新項(xiàng)目Design:建立新PCB文件Library:建立新器件庫文件VHDLFile:建立新VHDL文件TextFile:建立新文本文件PspiceLibrary:進(jìn)入Pspice器件模型編輯界面對(duì)于新建的工程,應(yīng)選擇Project,而后進(jìn)入,24,在菜單欄中選擇filenewProject:,AnalogorMixed-signalCircuit本工程以后將進(jìn)行數(shù)/?;旌戏抡鍼CBoardWizard本工程以后將用來進(jìn)行印刷版圖設(shè)計(jì)ProgrammableLogicWizard本工程以后將用于可編程器件的設(shè)計(jì)(在9.2版本已經(jīng)不支持)Schematic本工程只進(jìn)行原理圖設(shè)計(jì)Name:ThenameofprojectLocation:Thesavepathofproject,25,26,設(shè)計(jì)資源電路根層次及頁面子層次及頁面設(shè)計(jì)緩存(本電路涉及的器件)器件庫輸出文件DRC報(bào)表電連接網(wǎng)表器件報(bào)表PSpice資源文件相關(guān)章節(jié)介紹,27,1.放置元器件,點(diǎn)擊Placepart快捷按鈕或點(diǎn)擊placepart,三、繪制電路圖(單層單頁圖),28,點(diǎn)擊partsearch按鈕,調(diào)出下面的器件搜索對(duì)話框:,29,關(guān)于元器件符號(hào)庫,OrCAD/Capture中提供的幾萬個(gè)元器件符號(hào),分別存放在下述四類近80個(gè)符號(hào)庫文件中。為了正確地選用所需的元器件符號(hào),應(yīng)對(duì)這些符號(hào)庫文件的構(gòu)成特點(diǎn)有所了解。(1)商品化的元器件符號(hào)庫。這一類庫中絕大部分符號(hào)都是不同型號(hào)的半導(dǎo)體器件和集成電路。這類元器件符號(hào)庫文件的名稱有兩類:第一類是以元器件的類型為庫文件名。例如以74開頭的庫文件中是各種TTL74系列數(shù)字電路,CD4000庫文件中是各種CMOS4000系列電路,BIPOLAR庫文件中是各種型號(hào)的雙極晶體管,OPAMP庫文件中是各種運(yùn)算放大器等等。,30,第二類是在庫文件名中包含有公司的名稱。例如SIEMENS庫文件中是西門子公司生產(chǎn)的各種半導(dǎo)體器件,庫文件名以MOTOR開頭的是莫托羅拉公司生產(chǎn)的半導(dǎo)體器件等。對(duì)這種商品化的元器件只需按元器件的型號(hào)名調(diào)用相應(yīng)的符號(hào)即可。PSpice模型參數(shù)庫中同時(shí)提供有這些元器件的模型參數(shù)。(2)常用的非商品化元器件符號(hào)庫。如果繪制的電路圖要進(jìn)行PSpice模擬,經(jīng)常要從下述幾種符號(hào)庫中選用非商品化的元器件符號(hào):,31,(a)ANALOG庫:模擬電路中的各種無源元件,如電阻、電容、電感等符號(hào),需從ANALOG庫中選用相應(yīng)的元器件符號(hào)。(b)BREAKOUT庫:調(diào)用PSpice軟件對(duì)電路設(shè)計(jì)進(jìn)行蒙托卡諾和最壞情況統(tǒng)計(jì)分析時(shí),要求電路中某些元器件(包括R、C等無源元件以及各種半導(dǎo)體器件)參數(shù)按一定的規(guī)律變化。這些元器件符號(hào)應(yīng)從BREAKOUT庫中調(diào)用。(c)SOURCE庫:無論是模擬電路還是數(shù)字電路,調(diào)用PSpice進(jìn)行模擬分析時(shí),總要有電壓偏置并要在輸入端加激勵(lì)信號(hào)。SOURCE庫中有各種電壓源和電流源符號(hào)。,32,(d)SOURCSTM庫:若激勵(lì)信號(hào)源的信號(hào)波形是采用OrCAD/PSpice軟件中的StmEd模塊設(shè)置的,則信號(hào)源符號(hào)應(yīng)從SOURCSIM庫中調(diào)用。(e)SPECIAL庫:顧名思義,SPECIAL庫中包括的是一些特殊的符號(hào),這些符號(hào)的含義及使用方法將在相應(yīng)部分介紹。,33,(3)DesignCache庫。DesignCache庫不是OrCAD/Capture系統(tǒng)預(yù)先提供的符號(hào)庫,而是在繪制電路圖的過程中自動(dòng)形成的。該庫中存放的是在當(dāng)前電路圖繪制中采用的各種元器件符號(hào),包括曾經(jīng)用過但己從電路圖上刪去的那些符號(hào)。(4)CAPSYM庫。選擇執(zhí)行Place主命令菜單的有關(guān)命令繪制電源符號(hào)(Power)、接地符號(hào)(Ground)、電連接標(biāo)識(shí)符(Off-PageConnector)、分層電路中的子電路框圖端口符號(hào)(HierarchicalPort)和圖紙標(biāo)題欄(TitleBlock)時(shí),相應(yīng)的符號(hào)存放在CAPSYM符號(hào)庫中。,34,2、放置電源和接地符號(hào),1)放置電源應(yīng)執(zhí)行Place/Part命令,從SOURCE庫或(SOURCSTM庫)中選用。2)放置接地符號(hào)可單擊右側(cè)的繪圖工具欄中的圖標(biāo),然后在彈出的PlaceGroimd對(duì)話框中選擇0/SOURCE,進(jìn)行設(shè)置。,35,3、連線與設(shè)置節(jié)點(diǎn)名,連線:選擇執(zhí)行Place/Wire子命令,進(jìn)入繪制互連線狀態(tài),光標(biāo)形狀由箭頭變?yōu)槭中?。將光?biāo)移至互連線的起始位置處,點(diǎn)擊鼠標(biāo)左鍵,從該位置開始繪制一段互連線。用鼠標(biāo)或者鍵盤的方向鍵控制光標(biāo)移動(dòng),隨著光標(biāo)的移動(dòng),互連線隨之出現(xiàn)。節(jié)點(diǎn):選擇執(zhí)行Place/NetAlias子命令,在Alias文本框中鍵入節(jié)點(diǎn)名(本例中為Out2)。注意:放置節(jié)點(diǎn)別名時(shí),光標(biāo)箭頭一定要指在欲設(shè)置節(jié)點(diǎn)別名的互連線或總線上。,36,4、電路元素屬性參數(shù)的編輯修改,屬性參數(shù)(Property)的概念和編輯修改方法。電路元素的屬性參數(shù)固有屬性參數(shù)(InherentProperties):器件編號(hào),元器件值等。用戶可以修改一部分固有屬性參數(shù)的設(shè)置值,但不能刪除固有屬性參數(shù)。用戶定義的屬性參數(shù)(User-definedProperties):在調(diào)用其他軟件或模塊對(duì)繪制好的電路圖進(jìn)行處理時(shí),往往需要給電路元素添加一部分參數(shù)。參數(shù)名和參數(shù)值參數(shù)設(shè)置值(Value)具有廣義的概念,不一定是具體的數(shù)值。,37,對(duì)于一個(gè)電阻,元器件編號(hào)的參數(shù)名為Reference,該參數(shù)的值是電阻的編號(hào)。電阻值的參數(shù)名為Value,該參數(shù)的值是電阻阻值。,屬性參數(shù)的編輯修改方法,38,屬性參數(shù)編輯器(PropertyEditor)選中一個(gè)或多個(gè)電路元素執(zhí)行Edit/Properties命令。,元器件,節(jié)點(diǎn),引線,屬性參數(shù)編輯工作區(qū),電路元素類型選擇標(biāo)簽,39,注意:基本無源元件屬性參數(shù)值的修改。繪制無源元件時(shí),元件值均采用內(nèi)定值。如電阻值均為1k,電容值均為1nF,電感值均為10H。商品化半導(dǎo)體器件屬性參數(shù)的修改。對(duì)于有型號(hào)的半導(dǎo)體器件,包括有型號(hào)的模擬集成電路。修改的只是Reference參數(shù)值以及Value和Reference兩項(xiàng)參數(shù)在電路圖中的顯示方式。Implementation參數(shù)欄下的Q2N2222就是模型參數(shù)庫中描述雙極晶體管Q2N2222特性的模型名。一般模型名與器件型號(hào)名相同。,40,數(shù)字邏輯器件屬性參數(shù)值的修改。與商品化半導(dǎo)體器件一樣,用戶可以修改的只是數(shù)字電路的編號(hào)及參數(shù)值在電路圖中的顯示方式。和門電路有關(guān)的幾個(gè)屬性參數(shù)的設(shè)置實(shí)例,數(shù)字電路的器件編號(hào)。Reference:Capture中,以器件封裝為一個(gè)整體進(jìn)行編號(hào)。兩個(gè)與非門可以采用同一個(gè)器件封裝中的兩個(gè)門單元。,41,Designator:指定該門電路是同一個(gè)器件封裝中的第幾個(gè)門。PartReference:數(shù)字電路器件的完整描述,包括了器件的封裝編號(hào)(Reference)及該封裝中門電路的編號(hào)(Designator)。電路圖中與元器件符號(hào)同時(shí)顯示的是PartReference和Value兩項(xiàng)參數(shù)。且“DisplayFormat一欄選為“ValueOnly”.對(duì)于一個(gè)封裝中包含幾個(gè)相同的數(shù)字門電路的器件,Reference和PartReference兩項(xiàng)參數(shù)值不同。而一般元件及半導(dǎo)體模擬器件的這兩項(xiàng)參數(shù)值通常是一樣的。,42,ImplementationType參數(shù):對(duì)于PSpice電路模擬分析用的電路圖中的商品化型號(hào)器件,這一項(xiàng)一定要設(shè)置為PSpiceModel,否則將導(dǎo)致模擬分析不能正常進(jìn)行。電源和接地符號(hào)屬性參數(shù)值的編輯修改:從SOURCE庫調(diào)用的電源和信號(hào)源。不同類型波形的描述格式不同,相應(yīng)的參數(shù)也不相同,其設(shè)置和修改方法將在后面章節(jié)介紹。從SOURCETM庫調(diào)用的電源和信號(hào)源。相應(yīng)的信號(hào)波形需調(diào)用StmEd模塊以交互方式設(shè)置。采用Place/Power和Place/Ground繪制的電源和接地符號(hào)。這種具有全局相連特性的電源和接地符號(hào)的電路元素類型為Global。修改這類符號(hào)時(shí),應(yīng)在屬性參數(shù)編輯器底部選擇“Global”標(biāo)簽。,43,單頁電路圖的繪制,繪制原理圖的基本步驟:、調(diào)用PageEditor、繪制原理圖(三方面的內(nèi)容):繪制元器件符號(hào):如電阻、電容、晶體管、電源和接地符號(hào)等。對(duì)分層次電路設(shè)計(jì),需繪制幾個(gè)層次子電路框圖。元器件間的電連接:包括連線、總線、電連接標(biāo)識(shí)符、結(jié)點(diǎn)符號(hào)和網(wǎng)絡(luò)別名等。對(duì)分層次電路,還需繪制子電路端口符繪制電路圖中輔助元素:如標(biāo)題欄,標(biāo)簽、幾何圖形及文字說明等、修改電路圖、電路圖的處理和結(jié)果輸出,44,第一步新建設(shè)計(jì)項(xiàng)目,45,建立空項(xiàng)目,在已有電路基礎(chǔ)上創(chuàng)建,單擊OK,就會(huì)出現(xiàn)項(xiàng)目管理窗口。在File標(biāo)簽中,有DesignResources(設(shè)計(jì)資源)項(xiàng)目名.dsnSCHEMATIC1PAGE1,雙擊PAGE1,電路圖繪制窗口就出現(xiàn)了。,46,第二步進(jìn)入繪制頁,雙擊,雙擊,47,第三步加載元件庫,在本設(shè)計(jì)中,需要用到anolog.olb庫里的電阻R,電容C,以及bipolar.olb庫里的二極管,電源位于元件庫source.olb。需將這些庫加載到當(dāng)前項(xiàng)目中。,48,第四步放置元器件,方法一:Placepart方法二:單擊工具欄上的按鈕方法三:按快捷鍵【P,49,第五步連線并調(diào)整元件位置,方法一:EditPlacewire方法二:單擊工具欄按鈕方法三:按下快捷鍵【W(wǎng)】進(jìn)入連線狀態(tài),此時(shí)鼠標(biāo)變成十字形,移動(dòng)鼠標(biāo),點(diǎn)擊左鍵即可開始連線,在拐彎處單擊左鍵,在連線終點(diǎn)雙擊左鍵,結(jié)束本次連線。繼續(xù)下一條連線。退出連線模式,選擇鍵盤上Esc按鈕,或者單擊鼠標(biāo)右鍵,在彈出的快捷菜單中,單擊EndWire選項(xiàng)即可當(dāng)電氣對(duì)象沒有連到一起時(shí),他們的端點(diǎn)為空心小矩形,若連到一起,連接點(diǎn)變成實(shí)心的。連線時(shí),在交叉而且連接的地方會(huì)有一個(gè)紅點(diǎn)提示,如果你需要在交叉的地方添加連接關(guān)系,可以稍作停留,或者點(diǎn)擊placejunction把鼠標(biāo)移動(dòng)到交叉點(diǎn)并點(diǎn)擊左鍵即可。在繪制過程中,按住shift鍵,可繪制任意角度的線。,50,第六步編輯元件屬性,選中要編輯的元件,然后單擊右鍵從快捷菜單中選擇editproperties。從對(duì)話框中修改各個(gè)元件的屬性,51,第七步保存,按常規(guī)的windows操作即可。,52,2.5Capture環(huán)境參數(shù)設(shè)置,Capture的環(huán)境參數(shù)包括:系統(tǒng)屬性及設(shè)計(jì)模板兩大類。,53,系統(tǒng)屬性設(shè)置(Options-Preferences):,板級(jí)仿真的設(shè)置,54,系統(tǒng)設(shè)計(jì)模板參數(shù)設(shè)置(OptionsDesignTemplate):,與SDT文件兼容性的設(shè)置,55,繪制圖紙標(biāo)題欄,選擇place/titleblock,出現(xiàn)placetitleblock對(duì)話框從默認(rèn)的庫里選中一個(gè)符號(hào),然后在對(duì)應(yīng)項(xiàng)里編輯顯示屬性,56,2.5拼接式電路圖的繪制,1.拼接式電路結(jié)構(gòu)電路規(guī)模較大時(shí),可按功能將電路分成幾部分,每部分繪制在一頁圖紙上,各張電路圖之間的信號(hào)連接關(guān)系用Off-PageConnector(端口連接符)表示。2.OrCAD/Capture中拼接式電路結(jié)構(gòu)的特點(diǎn)(1)拼接式電路設(shè)計(jì)中,每一頁電路圖上均放置有Off-PageConnector(端口連接符),表示不同頁面電路之間的連接關(guān)系。不同電路圖上名稱相同的端口信號(hào)標(biāo)識(shí)符之間在電學(xué)上是相連的。(2)拼接式電路中不同頁面都屬于同一層次,相當(dāng)于在同一個(gè)圖紙資料夾中。,57,拼接電路圖的繪制步驟,1第一頁面電路的繪制2放置端口連接符3添加繪圖頁面4添加繪圖頁面中電路圖5在新繪圖頁上放置端口連接符,58,例3分流電路圖的繪制,59,第一步繪制第一頁電路圖,60,第二步放置分頁圖紙接口元件,選擇工具欄上的按鈕,或者執(zhí)行Place/off-pageconnector命令,打開Placeoff-pageconnector對(duì)話框,選擇OFFPAGELEFT-L元件,放置到圖紙上,61,更改分頁圖紙接口元件的名稱,在雙擊鼠標(biāo)左鍵打開Off-Pageconnector屬性編輯對(duì)話框,鍵入新名字為Vi,62,如果在分頁圖紙端口的名字上雙擊左鍵,出現(xiàn)下面的對(duì)話框,改名為Vi,63,第三步添加繪圖頁,在項(xiàng)目管理器窗口上,右鍵點(diǎn)擊SCHEMATIC1文件夾,在彈出的快捷菜單中,選擇Newpage,默認(rèn)新繪圖頁為PAGE2。,64,第四步繪制第二張繪圖頁,雙擊SCHEMATIC2文件名,打開新的繪圖頁,65,第五步在新圖紙上添加分頁圖紙端口元件,選擇OFFPAGELEFT-R元件,66,更改分頁圖紙接口元件的名稱,67,68,2.6模塊化和層次化設(shè)計(jì),先將整體電路依特性及復(fù)雜度分割成合適的子電路,然后先分別繪制及仿真每一個(gè)子電路,待相關(guān)的子電路一一完成后,再將他們組合起來繼續(xù)仿真,最后完成整體電路。由于各個(gè)子電路都經(jīng)過完整的設(shè)計(jì)過程,因此這個(gè)子電路就可以用一個(gè)塊(Block)來代表,以后可以在同一個(gè)設(shè)計(jì)作品或者其它設(shè)計(jì)作品內(nèi)反復(fù)使用它,它像是用已經(jīng)做好的積木堆出各種不同的城堡一樣。所以我們說這個(gè)子電路已被模塊化了。,69,層次化結(jié)構(gòu):如果我們將電路在垂直方向分割,而此處的模塊也可能是由幾個(gè)更基層的模塊所組成,一路延續(xù)下去,就形成像金字塔型的層次化(Hierarchy)結(jié)構(gòu)。在OrCADCapture中是通過層次輸入/輸出端口(ierarchecalport)、層次方塊(HierarchicalBlock)與層次管腳(HierarchicalPin)來完成邏輯的連通性。,70,層次電路圖的繪制,根層電路圖,子層電路圖:繪制子電路圖,繪制層次方塊,放置層次管腳,連接層次方塊,放置層次端口,71,例4將全加器電路用層次電路實(shí)現(xiàn),72,Halfadder的子電路圖,73,第一步繪制根層電路圖,新建一個(gè)項(xiàng)目,打開電路圖繪制窗口,執(zhí)行placehierachicalblock命令或者選擇工具欄上的按鈕,出現(xiàn)下圖對(duì)話框,階層模塊在原理圖上的編號(hào),階層模塊的類型:SchematicViewVHDLEDIFProjectPspiceModelPspiceStimulus,階層模塊包含的原理圖名稱,階層模塊包含的原理圖的文件名即存儲(chǔ)路徑,74,對(duì)子電路方框圖的操作,改變大小、外形、形狀鼠標(biāo)左鍵點(diǎn)中Hadder1元件,變成紫色并有虛線外框環(huán)繞,用鼠標(biāo)左鍵拖拽即可改變其位置,用鼠標(biāo)左鍵拖拽方塊的四個(gè)變角即可改變其大小和形狀,75,ImplementationType選項(xiàng),None一不帶下一層次描述SchematicView一子電路的下一層次電路是由capture繪制的電路圖VHDL一子電路的下一層次電路是由一個(gè)VHDL文件描述EDIF一子電路的下一層次電路是由一個(gè)EDIF格式的網(wǎng)絡(luò)表文件描述Project一子電路的下一層次電路是由一個(gè)capture的可編程設(shè)計(jì)項(xiàng)PSpiceModel一子電路的下一層次電路是由一個(gè)PSpice模型文件描述PSpiceStimulus一子電路的下一層次電路是由一個(gè)PSpice激勵(lì)信號(hào)波形文件描述Verilog一子電路的下一層次電路是由一個(gè)Verilog文件描述,76,第二步放置層次管腳,選中子電路框圖,變成紫色。這時(shí)執(zhí)行菜單place/hierarchicalpin命令或者選擇工具欄上的按鈕,打開放置層次管腳對(duì)話框,Scalar表示一般電信號(hào)Bus表示總線信號(hào),這時(shí)name項(xiàng)必須符合總線信號(hào)名稱,如總線名m.n,3State將該I/O端點(diǎn)設(shè)定為三態(tài)管腳Bidirectional雙向管腳Input輸入管腳OpenCollector集電極輸出管腳OpenEmitter發(fā)射極輸出管腳Output輸出管腳Passive無方向,無源管腳Power電源管腳,77,按照上述方法依次放置其它的子電路框圖,再調(diào)入74ls32元件,78,第四步放置子電路端口符號(hào),執(zhí)行place/hierarchicalport命令或者選擇工具欄上的按鈕,,填入端口名稱,79,子電路端口類型,8種符號(hào)分為四組:Portboth左右都有箭頭,表示雙向口Portleft符號(hào)箭頭指向左表示輸出口Portno無方向,表示端口屬性為passivePortright符號(hào)箭頭指向右表示輸入口破折號(hào)后面的字母L、R表示端口名位于符號(hào)的左邊或右邊。,80,連接根電路圖,放置端口符號(hào)后,就可連接根電路圖,81,第二步繪制子層電路圖,鼠標(biāo)左鍵選中h_adder1,然后執(zhí)行菜單命令View/DescentHierachy或者鼠標(biāo)右鍵調(diào)出快捷菜單DescentHierachy選項(xiàng),這時(shí)打開一個(gè)NewPageInSchematic對(duì)話框,82,子電路繪圖頁窗口,83,h_adder1子電路圖,84,h_adder2子電路圖,鼠標(biāo)左鍵選中h_adder2,然后執(zhí)行菜單命令View/DescentHierachy或者鼠標(biāo)右鍵調(diào)出快捷菜單DescentHierachy選項(xiàng),會(huì)發(fā)現(xiàn)h_adder2子電路已經(jīng)自動(dòng)生成,與h_adder1子電路圖一樣,因?yàn)槎x的時(shí)候它們子電路名字一樣。,85,電路圖的后處理(1)后處理包括元器件自動(dòng)編號(hào)(2)設(shè)計(jì)規(guī)則檢查(DRC)(3)統(tǒng)計(jì)報(bào)表輸出和電連接網(wǎng)表生成等,86,87,總結(jié):繪制原理圖的注意事項(xiàng),1、新建Project時(shí),如果用于仿真,應(yīng)選擇AnalogorMixed-signalCircuit2、調(diào)用的器件必須有PSpice模型首先,調(diào)用OrCAD軟件本身提供的模型庫,這些庫文件存儲(chǔ)的路徑為CaptureLibrarypspice,此路徑中的所有器件都有提供PSpice模型,可以直接調(diào)用。其次,若使用自己的器件,必須保證*.olb、*.lib兩個(gè)文件同時(shí)存在,而且器件屬性中必須包含PSpiceTemplate屬性。3、原理圖中至少必須有一條網(wǎng)絡(luò)名稱為0,即接地。,88,4、必須有激勵(lì)源。原理圖中的端口符號(hào)并不具有電源特性,所有的激勵(lì)源都存儲(chǔ)在Source和SourceSTM庫中。5、電源兩端不允許短路,不允許僅由電源和電感組成回路,也不允許僅由電源和電容組成的割集。解決方法:電容并聯(lián)一個(gè)大電阻,電感串聯(lián)一個(gè)小電阻6、最好不要使用負(fù)值電阻、電容和電感,因?yàn)樗麄內(nèi)菀滓鸩皇諗俊?89,重點(diǎn)說明,Capture將每個(gè)設(shè)計(jì)作品(Design)都視為一個(gè)項(xiàng)目(Project),而且每個(gè)項(xiàng)目文件(.OPJ)內(nèi)只能含有一個(gè)設(shè)計(jì)文件(.dsn),而設(shè)計(jì)文件內(nèi)至少必須包含一個(gè)繪圖頁文件夾與一張繪圖頁。不過由于復(fù)雜一點(diǎn)的設(shè)計(jì)電路往往不能在一張繪圖頁內(nèi)完成,這時(shí)只好將電路拆成彼此相連接的繪圖頁:因此一個(gè)實(shí)用的項(xiàng)目(設(shè)計(jì))內(nèi)通常會(huì)有很多張的繪圖頁。這時(shí)我們往往回實(shí)用模塊化和層次化的電路設(shè)計(jì)概念來處理并解決問題。,90,附錄1:ImpementationType,:不附帶下一層次電路描述。SchematicView:下一層次電路是在Capture中繪制的電路。VHDL:下一層次電路由VHDL文件描述。EDIF:下一層次電路是一個(gè)EDIF個(gè)試點(diǎn)連接網(wǎng)表文件。Project:下一層次電路Capture可編程邏輯設(shè)計(jì)項(xiàng)目。PSpiceModel:下一層次電路由PSpice模型文件描述。PSpiceStimulus:下一層次電路是由PSpice波形文件描述。,91,附錄2PSPICE元件庫的中文介紹,capturev9.0componentlibrary1AMPLIFIER.OLB共182個(gè)零件,存放模擬放大器IC,如CA3280,TL027C,EL4093等。2ARITHMETIC.OLB共182個(gè)零件,存放邏輯運(yùn)算IC,如TC4032B,74LS85等。+93ATOD.OLB共618個(gè)零件,存放A/D轉(zhuǎn)換IC,如ADC0804,TC7109等。4BUSDRIVERTRANSCEIVER.OLB共632個(gè)零件,存放匯流排驅(qū)動(dòng)IC,如74LS244,74LS373等數(shù)字IC。5CAPSYM.OLB共35個(gè)零件,存放電源,地,輸入輸出口,標(biāo)題欄等。6CONN

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論