（電路與系統(tǒng)專業(yè)論文）浮點(diǎn)fft的vhdl實(shí)現(xiàn)及hdl功能測(cè)試方法的研究.pdf

碩士學(xué)位論文 摘要 隨著集成電路( i c ) 技術(shù)的發(fā)展，電子設(shè)計(jì)自動(dòng)化( e d a ) 逐漸成為重要的 設(shè)計(jì)手段，已經(jīng)廣泛應(yīng)用于數(shù)字電路和數(shù)字信號(hào)處理( d s p ) 系統(tǒng)等許多領(lǐng)域。同 時(shí)，隨著門電路數(shù)目和系統(tǒng)復(fù)雜性以指數(shù)倍增，產(chǎn)品設(shè)計(jì)中功能驗(yàn)證也日益重要。 基于仿真的驗(yàn)證和形式驗(yàn)證是用于測(cè)試的兩種方法。由于形式驗(yàn)證難以用于 大型設(shè)計(jì)的測(cè)試，所以h d l 驗(yàn)證的主要方法是通過(guò)大量的測(cè)試向量仿真h d l 代 碼來(lái)完成。實(shí)際中一般運(yùn)用功能覆蓋方法來(lái)定量分析仿真的完備性，雖然1 0 0 的 覆蓋并不能表明程序1 0 0 的沒(méi)有錯(cuò)誤，但卻是衡量測(cè)試是否完成的一個(gè)重要標(biāo) 準(zhǔn)。 本文首先綜述了e d a 技術(shù)的設(shè)計(jì)流程，功能驗(yàn)證的重要性，兩種驗(yàn)證方法， 以及測(cè)試平臺(tái)的構(gòu)建。然后分析了語(yǔ)句覆蓋、路徑覆蓋、判定覆蓋，接著重點(diǎn)分 析了d u 對(duì)覆蓋，d u 對(duì)覆蓋是語(yǔ)句覆蓋和路徑覆蓋的折衷。對(duì)于狀態(tài)機(jī)測(cè)試，重點(diǎn) 分析了s f s m 覆蓋。由于快速傅立葉變換( f f t ) 是d s p 的核心技術(shù)，所以本文 用v h d l 語(yǔ)言實(shí)現(xiàn)了一個(gè)浮點(diǎn)f f r 實(shí)時(shí)處理器，并編寫了測(cè)試平臺(tái)，進(jìn)行了代碼 覆蓋分析。 本設(shè)計(jì)采用基2 算法，單精度3 2 位二迸制的浮點(diǎn)形式，主控制器采用狀態(tài)機(jī) 建模。整個(gè)設(shè)計(jì)利用x i l i n x 公司提供的先進(jìn)的i s e 5 3 系列軟件，采用了先進(jìn)的結(jié) 構(gòu)化設(shè)計(jì)思想。總設(shè)計(jì)通過(guò)了m o d e l s i m 仿真與驗(yàn)證，在主時(shí)鐘頻率為1 0 0 m h z 時(shí)，完成8 點(diǎn)f f t 的操作總共需要8 7 5 n s 的時(shí)間，二十多個(gè)模塊的代碼覆蓋率達(dá) 到了1 0 0 ，個(gè)別模塊的代碼覆蓋率也在9 0 以上。實(shí)踐結(jié)果表明，應(yīng)用v h d l 實(shí)現(xiàn)的f f t 處理器可快速完成浮點(diǎn)數(shù)據(jù)快速傅式變換，代碼覆蓋率也表明系統(tǒng)的 測(cè)試工作比較完備。 關(guān)鍵詞：測(cè)試平臺(tái)；v h d l ；代碼覆蓋；浮點(diǎn)f f t a b s t r a c t w i t ht h ed e v e l o p m e n to fi n t e g r a t e d c i r c u i t ，t h ee l e c t r o n i cd e s i g na u t o m a t i o n ( e d a ) t e c h n o l o g yh a sb e c o m ea ni m p o r t a n td e s i g nm e t h o do fd i g i t a lc i r c u i ta n d d i g i t a ls i g n a lp r o c e s s i n g ( d s p ) s y s t e m s a tt h es a m et i m e ，w i t ht h ee x p o n e n t i a l g r o w t ho fg a t e sc o u n t sa n ds y s t e mc o m p l e x i t y ，f u n c t i o n a lv e r i f i c a t i o nw i l lp l a yam o r e a n dm o r e i m p o r t a n t r o l e s i m u l a t i o n - b a s e dv a l i d a t i o na n df o r m a lv e r i f i c a t i o na r et w om a i n t e c h n i q u e su s e d t o v e r i f yc o r r e c t n e s s u pt on o w , t h eb e s tw a y o fh d lv e r i f i c a t i o ni st os i m u l a t et h e h d ld e s i g nw i t ham a s s i v ea m o u n to ft e s t p a t t e r n b e c a u s ef o r m a lv e r i f i c a t i o n t e c h n i q u e sa r ef r e q u e n t l yi n t r a c t a b l ef o rl a r g ed e s i g n i np r a c t i c e ，s o m ew e l l - d e f i n e d f u n c t i o n a lc o v e r a g em e t r i c sa r eu s e dt op e r f o r maq u a n t i t a t i v ea n a l y s i s 研s i m u l a t i o n c o m p l e t e n e s s a l t h o u g h1 0 0 c o v e r a g ec a n n o tg u a r a n t e ea1 0 0 e r r o r f r e ed e s i g n ，i t p r o v i d e sac r i t i c a ls t a n d a r dt om e a s u r e t h ec o m p l e t e n e s so ft h ev e r i f i c a t i o np r o c e s s t h i sp a p e rf i r s t l yp r e s e n t st h ed e s i g nf l o wo fe d a ，t h ei m p o r t a n c eo ff u n c t i o n a l v e r i f i c a t i o na n dt w oc o r r e s p o n d e n tm e t h o d s ，a n dt h ec o n s t r u c t i o no ft e s t b e n c h a f t e r i n t r o d u c i n gs t a t e m e n tc o v e r a g e ，p a t hc o v e r a g e ，a n dd e c i s i o nc o v e r a g e ，w ep a ym o r e a t t e n t i o nt od uc o v e r a g e ，w h i c hi sat r a c t a b l ec o m p r o m i s eb e t w e e nt h es t a t e m e n t c o v e r a g em e t r i ca n dt h ep a t hc o v e r a g e s e m a n t i c f i n i t es t a t em a c h i n e ( s f s m ) c o v e r a g e i sa l s oa n a l y z e d s i n c ef a s tf o u r i e rt r a n s f o r m ( f f t ) i st h ec o r et e c h n i q u eo fd s p , w e f i n a l l yi m p l e m e n tf l o a t - p o i n t f f tw i t h v e r yh i g hs p e e d h a r d w a r e d e s c r i p t i o n l a n g u a g e ( v h d l ) a n da n a l y s ec o d ec o v e r a g eo ft h ew h o l ep r o c e s sw i t h o u ro w n b e s t b e n c h r a d i x - 2a l g o r i t h ma n d3 2 - b i ts i n g l ep r e c i s i o nf o r m a ta r eu s e di nt h i sp r o j e c ta n d t h ec o n t r o l l e ri sm o d e l e da saf i n i t es t a t em a c h i n e t h ew h o l e d e s i g na d o p t sx i l i n xi s e 5 3s e r i e ss o f t w a r ea n da d v a n c e ds t r u c t u r e d d e s i g nm i n da n di t i ss i m u l a t e da n d v e r i f i e db ym o d e l s i m s i m u l a t i o nr e s u l ts h o w st h a ti t t a k e s8 7 5 n st oe x e c u t et h e 8 - p o i n tf f t w h e nm a i nc l o c kf r e q u e n c yi si o o m h z t h ec o d ec o v e r a g eo fa l lm o d u l e s r e a c h e s1 0 0 e x c e p tf e w e x c e p t i o n a lm o d u l e s ，w h o s ec o d ec o v e r a g ea l s or e a c h e s9 0 v e r i f i c a t i o nr e s u l ts h o w st h a ta p p l y i n gv h d lt of f r s i g n a lp r o c e s s i n gc a na c c o m p l i s h f l o a t p o i n tf f t a n dt h et e s tw o r ki sv e r yc o m p l e t e k e yw o r d s ：t e s t b e n e h ；v h d l ；c o d ec o v e r a g e ；f l o a t p o i n tf f t n 湖南大學(xué) 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取 得的研究成果。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任何其 他個(gè)人或集體已經(jīng)發(fā)表或撰寫的成果作品。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè) 人和集體，均已在文中以明確方式標(biāo)明。本人完全意識(shí)到本聲明的法律后果 由本人承擔(dān)。 作者簽名：辛；t 圣 1 日期：觸畢年f 月，7 日 學(xué)位論文版權(quán)使用授權(quán)書 本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué) 校保留并向國(guó)家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查 閱和借闋。本人授權(quán)湖南大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān) 數(shù)據(jù)庫(kù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位 論文。 本學(xué)位論文屬于 1 、保密口，在年解密后適用本授權(quán)書。 2 、不保密團(tuán)。 ( 請(qǐng)?jiān)谝陨舷鄳?yīng)方框內(nèi)打“”) 作者簽名：哥；饅 導(dǎo)師簽名z 萋私妨 日期：畔年r 月，7 日 日期：c 上怔年j 月，7 日 碩士學(xué)位論文 第1 章緒論 1 1 e d a 工程的設(shè)計(jì)流程 e d a ( e l e c t r o n i cd e s i g na u t o m a t i o n ) 技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī)硬件，在 e d a 工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言h d l ( h a r d w a r ed e s c r i p t i o nl a n g u a g e ) 為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)進(jìn)行邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、 邏輯綜合、綜合布線( 布局布線) ，以及邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電 子線路系統(tǒng)功能。e d a 工程狹義的定義范圍是指電子設(shè)計(jì)自動(dòng)化，不包含電子生 產(chǎn)自動(dòng)化。e d a 是近幾年迅速發(fā)展起來(lái)的計(jì)算機(jī)軟件、硬件、微電子交叉的現(xiàn)代 電子設(shè)計(jì)學(xué)科，涉及到計(jì)算機(jī)操作系統(tǒng)、數(shù)據(jù)庫(kù)管理、編譯原理、計(jì)算數(shù)學(xué)、人 工智能、電路理論和微電子學(xué)等領(lǐng)域。e d a 技術(shù)可分為系統(tǒng)級(jí)、電路級(jí)和物理實(shí) 現(xiàn)級(jí)三個(gè)層次的輔助設(shè)計(jì)過(guò)程。經(jīng)典電子設(shè)計(jì)方法的特征是采用自下而上的設(shè)計(jì) 方法、采用通用元器件、在硬件模塊電路搭成之后才能進(jìn)行硬件軟件調(diào)試、設(shè)計(jì) 文件以電路原理圖為核心。這些特征導(dǎo)致了設(shè)計(jì)周期過(guò)長(zhǎng)，設(shè)計(jì)者必須對(duì)成千上 萬(wàn)種通用元器件的性能特點(diǎn)熟練掌握，要設(shè)計(jì)后期問(wèn)題才會(huì)發(fā)現(xiàn)，可能造成推翻 設(shè)計(jì)，重新開始的危險(xiǎn)，一個(gè)復(fù)雜的電子系統(tǒng)，電路原理可能需要幾十張乃至上 千上萬(wàn)張圖紙，閱讀、歸檔、修改等相當(dāng)不便。 現(xiàn)在，基于e d a 的設(shè)計(jì)方法具有以下特征：設(shè)計(jì)人員按照“自頂向下”的設(shè) 計(jì)方法，首先從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)。在方一 框圖一級(jí)進(jìn)行仿真、糾錯(cuò)，并用硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述，在 系統(tǒng)一級(jí)進(jìn)行驗(yàn)證【3 】。然后，用綜合優(yōu)化工具生成具體門電路的網(wǎng)絡(luò)表，其對(duì)應(yīng)的 物理實(shí)現(xiàn)級(jí)可以是印刷電路板或?qū)Ｓ眉呻娐贰Ｓ捎谠O(shè)計(jì)的主要仿真和調(diào)試過(guò)程 是在高層次上完成的，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避免設(shè)計(jì)工作的 浪費(fèi)，又減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)的一次成功率。 高層次設(shè)計(jì)是一種“概念式”設(shè)計(jì)1 3 1 ，設(shè)計(jì)人員無(wú)需通過(guò)門級(jí)原理圖描述電路， 而是針對(duì)設(shè)計(jì)目標(biāo)進(jìn)行功能描述，由于擺脫了電路細(xì)節(jié)的束縛，設(shè)計(jì)人員可以把 精力集中于創(chuàng)造性的概念構(gòu)思與方案上，一旦這些概念構(gòu)思以高層次描述的形式 輸入計(jì)算機(jī)后，e d a 工具就能以規(guī)則驅(qū)動(dòng)的方式自動(dòng)完成整個(gè)設(shè)計(jì)。這樣，新的 概念得以有效地變?yōu)樯a(chǎn)品，大大縮短了產(chǎn)品的研制周期。不僅如此，高層次設(shè) 計(jì)只是定義系統(tǒng)的行為特性，而不涉及實(shí)現(xiàn)工藝，在廠家綜合庫(kù)的支持下，利用 綜合優(yōu)化工具可以將高層次描述轉(zhuǎn)換成針對(duì)某種工藝優(yōu)化的網(wǎng)表，工藝轉(zhuǎn)化變得 輕松容易。高層次的設(shè)計(jì)流程如圖1 1 所示。 浮點(diǎn)f f l r 的v - i d l 實(shí)現(xiàn)及h d l 功能測(cè)試方法的研究 圖1 1 禹層次設(shè)計(jì)流程 其步驟如下： 1 按照“自項(xiàng)向下”的設(shè)計(jì)方法進(jìn)行系統(tǒng)劃分 2 輸入v h d l 代碼 這是高層次設(shè)計(jì)中最為普遍的輸入方式。此外，還可以采用圖形輸入方式( 框 圖、狀態(tài)圖等) 。這種輸入方式具有直觀、容易理解的特點(diǎn)。 3 將以上的設(shè)計(jì)輸入編譯成標(biāo)準(zhǔn)的v h d l 文件 對(duì)于大型設(shè)計(jì)，還要進(jìn)行代碼級(jí)的功能仿真，主要是撿驗(yàn)系統(tǒng)功能設(shè)計(jì)的正 確性。因?yàn)閷?duì)于大型設(shè)計(jì)，綜合、適配要花費(fèi)數(shù)小時(shí)，在綜合前對(duì)源代碼仿真， 就可以大大減少設(shè)計(jì)重復(fù)的次數(shù)和時(shí)間。 4 轉(zhuǎn)化成網(wǎng)表文件 利用綜合器對(duì)v h d l 源代碼進(jìn)行綜合優(yōu)化處理，生成門級(jí)描述的網(wǎng)表文件， 這是將高層次描述轉(zhuǎn)化成硬件電路的關(guān)鍵步驟。 5 邏輯映射 利用適配器將綜合后的網(wǎng)表文件針對(duì)某一具體的目標(biāo)器件進(jìn)行邏輯映射操 作，包括底層器件配置、邏輯分割、邏輯優(yōu)化和布局布線。適配完成后，產(chǎn)生多 碩士學(xué)位論文 項(xiàng)設(shè)計(jì)結(jié)果： ( 1 ) 適配報(bào)告，包括芯片內(nèi)部資源利用情況，設(shè)計(jì)的布爾方程描述情況等。 ( 2 ) 適配后的仿真模型。 ( 3 ) 器件編程文件。根據(jù)適配后的仿真模型，可以進(jìn)行適配后的時(shí)序仿真， 因?yàn)橐呀?jīng)得到器件的實(shí)際硬件特性( 如時(shí)延特性) ，所以仿真結(jié)果能比較精確地預(yù) 測(cè)未來(lái)芯片的實(shí)際性能。如果仿真結(jié)果達(dá)不到設(shè)計(jì)要求，就需要修改v h d l 源代 碼或選擇不同速度品質(zhì)的器件，直至滿足設(shè)計(jì)要求。 6 下載要目標(biāo)芯片 將適配器產(chǎn)生的器件編程文件通過(guò)編程器或下載電纜載入到目標(biāo)芯片中 f p g a 或c p l d 中。 1 2 驗(yàn)證的層次 在自上而下的設(shè)計(jì)過(guò)程中，在設(shè)計(jì)的各個(gè)階段和級(jí)別，每一級(jí)設(shè)計(jì)都以上一 級(jí)的設(shè)計(jì)結(jié)果作為設(shè)計(jì)目標(biāo)1 4 】，得到本級(jí)的設(shè)計(jì)結(jié)果的結(jié)果描述，這是設(shè)計(jì)或綜合 的過(guò)程。驗(yàn)證的任務(wù)就是所得到的結(jié)果正確實(shí)現(xiàn)其設(shè)計(jì)要求。這里通常包括兩個(gè) 方面： 1 功能驗(yàn)證 下一級(jí)所實(shí)現(xiàn)的功能與上一級(jí)的設(shè)計(jì)目標(biāo)所要求的功能相一致，即功能驗(yàn)證。 對(duì)于這一類功能驗(yàn)證的仿真而言，仿真器并不會(huì)考慮實(shí)際邏輯門或聯(lián)機(jī)所造成的 時(shí)j 副延遲、門延遲及傳遞延遲。取而代之的是，使用單一延遲的數(shù)學(xué)模型，來(lái)粗 略估測(cè)電路的邏輯行為；雖然如此無(wú)法獲得精確的結(jié)果，但其所提供的信息，己 足夠作為工程師，針對(duì)電路功能的設(shè)計(jì)除錯(cuò)之用。為了能順利完成仿真，還需要 準(zhǔn)備一份稱為測(cè)試平臺(tái)的h d l 描述文檔。在這份文檔中，必須盡可能地細(xì)描述所 有可能影響設(shè)計(jì)功能的輸入訊號(hào)組合，以便激發(fā)出錯(cuò)誤的設(shè)計(jì)描述位于何處。 2 時(shí)序驗(yàn)證 下一級(jí)本身符合設(shè)計(jì)規(guī)則和條件制約，包括連接關(guān)系的限制、時(shí)間關(guān)系的配 合等。包括結(jié)構(gòu)驗(yàn)證、時(shí)序驗(yàn)證和規(guī)則驗(yàn)證等。在這個(gè)階段，經(jīng)過(guò)布線之后的電 路，除了須重復(fù)驗(yàn)證，是否仍符合原始功能設(shè)計(jì)之外，還要考慮實(shí)體的門延遲及 聯(lián)機(jī)延遲的條件之下，電路能否正常運(yùn)作。此時(shí)若真有錯(cuò)誤發(fā)生，將面對(duì)更冗長(zhǎng) 的重復(fù)修正周期。也就是說(shuō)，可能需要回到最原始的步驟：修改h d l 設(shè)計(jì)描述， 重新再做一次相同的流程。 堡皇! 堡墼蘭竺蘭窶翌壘塑蘭絲墼型蘭童鎏竺堡窒 1 3 驗(yàn)證的重要性 目前，在c p l d f p g a k 的設(shè)計(jì)越來(lái)越復(fù)雜，設(shè)計(jì)的仿真驗(yàn)證比以前顯得更 為重要 s l 。在一個(gè)使用i p 核的百萬(wàn)門級(jí)s o c ( 片上系統(tǒng)集成) 設(shè)計(jì)中，花費(fèi)在仿 真驗(yàn)證上的時(shí)間將占整個(gè)設(shè)計(jì)周期的7 0 ，測(cè)試平臺(tái)的代碼數(shù)量將占整個(gè)設(shè)計(jì)代 碼總量的8 0 。 功能錯(cuò)誤是造成設(shè)計(jì)重新開始的首要原因，這對(duì)投資回報(bào)率和產(chǎn)品上市時(shí)間 造成了不利和負(fù)面的影響【6 】。為了提高系統(tǒng)級(jí)芯片的驗(yàn)證水平，應(yīng)該將功能驗(yàn)證作 為總體設(shè)計(jì)方法的一個(gè)有機(jī)組成部分加以解決。實(shí)現(xiàn)這一目標(biāo)的最有效途徑就是 采用一種能夠在不同工具和不同抽象級(jí)別之間實(shí)現(xiàn)可擴(kuò)展的驗(yàn)證方法。功能驗(yàn)證 策略必須以整個(gè)系統(tǒng)為目標(biāo)，其中包括數(shù)字硬件、嵌入式軟件和混合信號(hào)內(nèi)容， 必須考慮到每個(gè)設(shè)計(jì)層次以及設(shè)計(jì)流程的每個(gè)階段。 一個(gè)單獨(dú)的工具或者一項(xiàng)單獨(dú)的技術(shù)都無(wú)法通過(guò)適當(dāng)?shù)姆绞浇鉀Q1 7 1 前所面臨 的驗(yàn)證問(wèn)題，因?yàn)檫@些工具都是針對(duì)設(shè)計(jì)流程中的某個(gè)特定對(duì)象進(jìn)行優(yōu)化的，即 使是硬件描述語(yǔ)言f h d l ) 仿真引擎也需要采用多種解決方案。有些方案在模塊級(jí)上 發(fā)揮較好作用，有些則在芯片或系統(tǒng)級(jí)上表現(xiàn)較好。因此，需要通過(guò)一套能夠相 互協(xié)同工作的工具，形成一條從r t l 仿真到在線仿真乃至形式驗(yàn)證的完整解決方 案，這就要求各種驗(yàn)證技術(shù)能夠在廣度和深度上解決日益突出的由設(shè)計(jì)尺寸、復(fù) 雜性和性能問(wèn)題所帶來(lái)的驗(yàn)證挑戰(zhàn)。 1 4 論文的主要內(nèi)容 隨著門電路數(shù)目和系統(tǒng)復(fù)雜性以指數(shù)倍增，產(chǎn)品設(shè)計(jì)中功能測(cè)試的重要性舉 足輕重。基于仿真的驗(yàn)證和形式驗(yàn)證是用于測(cè)試的兩種方法。由于形式驗(yàn)證難以 用于大型設(shè)計(jì)的測(cè)試，所以h d l 驗(yàn)證的主要方法是通過(guò)大量的測(cè)試向量仿真h d l 代碼來(lái)完成。在一個(gè)典型的設(shè)計(jì)環(huán)境中，測(cè)試的質(zhì)量主要依賴于設(shè)計(jì)人員對(duì)設(shè)計(jì) 的理解，而這種理解是不可測(cè)的。實(shí)際中一般運(yùn)用功能覆蓋方法來(lái)定量分析仿真 的完備性，雖然1 0 0 的覆蓋并不能表明程序1 0 0 的沒(méi)有錯(cuò)誤，但卻是衡量測(cè)試 是否完成的一個(gè)重要標(biāo)準(zhǔn)。由于快速傅立葉變換( f f t ) 是d s p 的核心技術(shù)，所 以本文用v h d l 語(yǔ)言實(shí)現(xiàn)了一個(gè)浮點(diǎn)f f t 實(shí)時(shí)處理器，并編寫了測(cè)試平臺(tái)，進(jìn)行 了代碼覆蓋分析。下面介紹了本文各章的內(nèi)容。 第一章講述了課題的學(xué)術(shù)背景和來(lái)源。e d a 工程的設(shè)計(jì)流程，驗(yàn)證的層次以 及驗(yàn)證的重要性，最后講述了論文的主要內(nèi)容。 第二章分析了功能驗(yàn)證的兩種方法：形式驗(yàn)證和基于仿真的驗(yàn)證。探討了形 式驗(yàn)證的基本方法和工具。講述了仿真的層次和仿真系統(tǒng)的組成，常用的兩種仿 碩士學(xué)位論文 真方法：交互式仿真和測(cè)試平臺(tái)。最后討論了測(cè)試平臺(tái)的構(gòu)建和人機(jī)通訊規(guī)范。 第三章分析了語(yǔ)句覆蓋、路徑覆蓋、判定覆蓋，接著重點(diǎn)分析了d u 對(duì)覆蓋， d u 對(duì)覆蓋是語(yǔ)句覆蓋和路徑覆蓋的折衷，對(duì)錯(cuò)誤的檢測(cè)能力超過(guò)語(yǔ)句覆蓋，計(jì)算 復(fù)雜性比路徑覆蓋要少。對(duì)于狀態(tài)機(jī)測(cè)試，重點(diǎn)分析了s f s m 覆蓋( 語(yǔ)義狀態(tài)機(jī) 覆蓋) 。 第四章詳細(xì)分析了浮點(diǎn)f f t 的v h d l 實(shí)現(xiàn)。重點(diǎn)研究與設(shè)計(jì)了f f t 的組成模 塊：碟形處理器，時(shí)序控制，地址單元，主控制器。本設(shè)計(jì)采用基一2 算法，單精 度3 2 位二進(jìn)制的浮點(diǎn)形式，主控制器采用狀態(tài)機(jī)建模。整個(gè)設(shè)計(jì)利用x i l i n x 公司 提供的先進(jìn)的i s e 5 3 系列軟件，采用了先進(jìn)的結(jié)構(gòu)化設(shè)計(jì)思想。 第五章給浮點(diǎn)f f t 編寫了測(cè)試平臺(tái)代碼，進(jìn)行了功能仿真以及代碼覆蓋分析。 總設(shè)計(jì)通過(guò)了仿真和驗(yàn)證，在主時(shí)鐘頻率為1 0 0 m h z 時(shí)，完成8 點(diǎn)f f t 的操作總 共需要8 7 5 n s 的時(shí)間，測(cè)試向量考慮了一般情況和極限情況，通過(guò)多組測(cè)試向量 測(cè)試表明：二十多個(gè)模塊的代碼覆蓋率達(dá)到了1 0 0 ，個(gè)別模塊的代碼覆蓋率也在 9 0 以上。設(shè)計(jì)實(shí)踐結(jié)果表明，本設(shè)計(jì)給出的應(yīng)用v h d l 實(shí)現(xiàn)的f f t 信號(hào)處理器 可快速實(shí)現(xiàn)浮點(diǎn)數(shù)據(jù)快速傅式變換，并保證了靈活性，代碼覆蓋率表明了測(cè)試工 作比較完備。 浮點(diǎn)n 丌的v h d l 實(shí)現(xiàn)及h d l 功能測(cè)試方法的研究 第2 章驗(yàn)證方法 常見的驗(yàn)證方法有三種：形式驗(yàn)證、規(guī)則檢查、仿真【3 】。形式驗(yàn)證是利用理論 證明的方法和數(shù)學(xué)推導(dǎo)的方法來(lái)驗(yàn)證設(shè)計(jì)結(jié)果的正確性。形式驗(yàn)證基于嚴(yán)密的理 論體系【7 】，用理論證明設(shè)計(jì)項(xiàng)目是否正確。e d a 工程的進(jìn)展，使得形式驗(yàn)證研究 進(jìn)入了應(yīng)用階段。規(guī)則檢查是分析電子系統(tǒng)設(shè)計(jì)結(jié)果中各種數(shù)據(jù)的關(guān)系是否符合 設(shè)計(jì)規(guī)則。在版圖設(shè)計(jì)中，主要檢查不同線條的相互關(guān)系、線寬、電學(xué)性能等是 否符合規(guī)定，有專門的檢查工具。仿真是指從電路的描述抽象出模型，然后將外 部激勵(lì)信號(hào)或數(shù)據(jù)施加于此模型，通過(guò)觀察該模型在外部激勵(lì)信號(hào)作用下的反應(yīng) 來(lái)判斷該電子系統(tǒng)是否達(dá)到了設(shè)計(jì)目標(biāo)。仿真方法是e d a 工程常見方法，根據(jù)不 同的電路層次，有不同的仿真工具。 2 1 形式驗(yàn)證 2 1 1 形式驗(yàn)證基本方法 一般情況下，在設(shè)計(jì)的各個(gè)階段可以得到不同級(jí)別的實(shí)現(xiàn)結(jié)果，前一級(jí)的結(jié) 果作為后一級(jí)的目標(biāo)【8 】。因而從廣義上來(lái)說(shuō)，就是要證明電路的兩種實(shí)現(xiàn)等價(jià)。 2 1 11 組合邏輯電路的邏輯驗(yàn)證 對(duì)組合電路來(lái)說(shuō)，不存在狀態(tài)寄存器，其輸出值z(mì) 【t 】不依賴于前面的輸入值 x t i ( 1 i t ) 。這時(shí)只要對(duì)每個(gè)輸入向量證明其輸出向量相同。在組合邏輯驗(yàn) 證領(lǐng)域有兩類方法。 轉(zhuǎn)換為單一抽象模型比較。通過(guò)對(duì)單一表示的結(jié)構(gòu)進(jìn)行比較得出其功能等價(jià) 的結(jié)論。在最壞的情況下，布爾函數(shù)的正輸入個(gè)數(shù)指數(shù)增加，其過(guò)大的內(nèi)存需求 限制了一般布爾函數(shù)的驗(yàn)證能力。 利用測(cè)試輸入向量進(jìn)行驗(yàn)證。探尋使兩個(gè)電路具有不同輸出的輸入測(cè)試向量。 若不存在這樣的測(cè)試向量，則電路在功能上等價(jià)。在最壞的情況下，這種方法需 要窮舉所有可能的輸入測(cè)試向量，使得由于運(yùn)行時(shí)間問(wèn)題而限制了一般電路網(wǎng)絡(luò) 的驗(yàn)證能力。 21 1 2 時(shí)序邏輯電路的驗(yàn)證 對(duì)于一個(gè)時(shí)序電路來(lái)說(shuō)，可以把它看成一個(gè)有限狀態(tài)機(jī)，電路功能的等價(jià)可 以用有限狀態(tài)機(jī)的等價(jià)來(lái)判斷。假定有兩個(gè)狀態(tài)機(jī)a 和b ，要對(duì)它們進(jìn)行比較。 直觀來(lái)說(shuō)，當(dāng)a 和b 有相同的接口，而且從相同的初始狀態(tài)出發(fā)，兩者對(duì)任意有 碩士學(xué)位論文 效輸入值序列產(chǎn)生相同的輸出值序列，則可以說(shuō)a 和b 等價(jià)。常用的時(shí)序邏輯電 路的邏輯驗(yàn)證方法也有兩種： 1 理論證明技術(shù) 運(yùn)用公理和已經(jīng)證明的定理證明電路的描述是正確的。這種方法幾乎可以表 示所有的行為系統(tǒng)特征。但這種方法需要大量的用戶知識(shí)，需要用戶對(duì)證明過(guò)程 的引導(dǎo)，以便成功地驗(yàn)證實(shí)際的設(shè)計(jì)。理論證明的方法一般基于數(shù)理邏輯體系。 如命題邏輯、一階邏輯、高階邏輯及時(shí)序邏輯等。 2 狀態(tài)搜索技術(shù) 通過(guò)自底向上地顯示或隱式訪問(wèn)模型電路a b 的所有可達(dá)到的狀態(tài)，判斷 對(duì)從初始狀態(tài)出發(fā)的各個(gè)路徑的狀態(tài)轉(zhuǎn)換結(jié)果都使a b 的輸出結(jié)果c 為常數(shù)0 ， 從而證明a 與b 等價(jià)。引入b d d ( 二叉決策圖) 表示狀態(tài)集合，用深度優(yōu)先和廣 度優(yōu)先的方法搜索f s m ( 有限狀態(tài)機(jī)) 圖，使得這種方法可以用來(lái)驗(yàn)證具有大量 狀態(tài)的硬件設(shè)計(jì)。狀態(tài)搜索技術(shù)比理論證明更容易用計(jì)算機(jī)實(shí)現(xiàn)，因而可用于驗(yàn) 證實(shí)際的硬件設(shè)計(jì)。 2 1 2 形式驗(yàn)證工具 形式驗(yàn)證工具可分為三大類：等效性檢驗(yàn)、模型檢驗(yàn)和理論驗(yàn)證。理論驗(yàn)證 是可用的形式驗(yàn)證技術(shù)中最先進(jìn)的，但仍須進(jìn)一步研究。模型檢驗(yàn)是將一個(gè)設(shè)計(jì) 與一組現(xiàn)存的設(shè)計(jì)所表現(xiàn)出的邏輯屬性相比較，這些邏輯屬性是設(shè)計(jì)規(guī)格的直接 表述。生成邏輯屬性時(shí)，模型檢驗(yàn)的使用要比等效性檢驗(yàn)涉及得更多一些。 在三種形式驗(yàn)證方法中等效性檢驗(yàn)用得最為廣泛，它用數(shù)學(xué)方法來(lái)驗(yàn)證參考 設(shè)計(jì)與修正設(shè)計(jì)之間的等效性。利用等效性檢驗(yàn)工具可對(duì)這兩種設(shè)計(jì)方案進(jìn)行徹 底的檢驗(yàn)以保證它們?cè)谒锌赡艿臈l件下都有一致的性能。還可以利用等效性檢 驗(yàn)來(lái)驗(yàn)證不同r t l 或門級(jí)實(shí)施方案的等效性，如圖2 1 所示。 等效性檢驗(yàn)的主要任務(wù)是比較兩種設(shè)計(jì)中相應(yīng)的組合功能塊。進(jìn)行該項(xiàng)檢驗(yàn) 時(shí)先將設(shè)計(jì)分成較小的比較點(diǎn)或關(guān)鍵點(diǎn)，然后評(píng)估一個(gè)設(shè)計(jì)中給定的比較點(diǎn)上的 邏輯功能是否與另一個(gè)設(shè)計(jì)中對(duì)應(yīng)的比較點(diǎn)關(guān)鍵點(diǎn)的邏輯功能等效。比較點(diǎn)可以 是輸入端、狀態(tài)點(diǎn)( 或寄存器) 和輸出端。 因此，等效性檢驗(yàn)包括：映射兩種設(shè)計(jì)表述中的等效關(guān)鍵點(diǎn)、比較前面映射 的關(guān)鍵點(diǎn)并將兩種設(shè)計(jì)中不匹配之處標(biāo)記報(bào)告出來(lái)。 形式驗(yàn)證工具具有“關(guān)閉”設(shè)計(jì)中的特定模塊或步驟的能力，也可在檢查等效 性時(shí)將信號(hào)設(shè)置為預(yù)定的值。通常形式驗(yàn)證工具允許用v h d l ( r t l i 級(jí)) 、v e r i l o g ( r t l f 級(jí)) 以及其他門級(jí)網(wǎng)表格式( 如e d i f 和n d l ) 進(jìn)行設(shè)計(jì)描述。利用門級(jí)網(wǎng)表 作為形式驗(yàn)證工具的輸入需要技術(shù)庫(kù)中原型的仿真模型。另外，也可限定一些約 束條件以指導(dǎo)等效性驗(yàn)證過(guò)程。 浮點(diǎn)f f t 的v h d l 實(shí)現(xiàn)及h d l 功能測(cè)試方法的研究 形式驗(yàn)證的一個(gè)局限性表現(xiàn)在它假設(shè)參考設(shè)計(jì)是正確的。如果參考設(shè)計(jì)中有 錯(cuò)誤，在修正設(shè)計(jì)中是無(wú)法檢查出來(lái)的。另外一個(gè)局限性是不能驗(yàn)證時(shí)序，因此 必須與靜態(tài)時(shí)序分析工具配合使用。然而，形式驗(yàn)證并不需要使用任何測(cè)試向量。 圖2 1 設(shè)計(jì)在不同抽象級(jí)別的比較 2 1 2 1 寄存器傳輸水平描述 編碼方式對(duì)合成工具和形式驗(yàn)證工具的輸出結(jié)果會(huì)有顯著的影響1 9 】。因此，理 解不同的編碼方式及其解釋是很重要的。這里列出的一些基本問(wèn)題將有助于對(duì)形 式驗(yàn)證過(guò)程的了解?！爸? ( u n k n o w n ) ”和“不介意( d o n tc a r e ) ”：在仿真中，未 知( “x ”) 和不介意( “一”) 可以取任何邏輯值。另一方面，在合成中，與“不介意” 的比較一般可視為f a l s e 。 例1 “不介意”條件 a l w a y s ( b o rs e l ) b e g i n o u t = 1 b x ； c a s e ( s e l ) 3 b 0 0 0 ：o u t = b o 】； 3 b 0 0 1 ：o u t = b 【1 ； 3 b o l o ：o u t = b 【2 ； 3 b 0 1 1 ：o u t = b 3 1 ； 3 b 1 0 0 ：o u t = b 【4 】； 碩士學(xué)位論文 3 1 b 1 0 1 ：o u t = b 5 ； 3 b 1 1 0 ：o u t = b 6 1 ； e n d c a s e e n d 在例1 中，合成工具將賦予“x ”的值作為“不介意”條件。因此當(dāng)條件為 s e l = 3 b l l l 時(shí)并不能推導(dǎo)出鎖存器，即b 【7 】沒(méi)有輸出。如果形式驗(yàn)證工具不將“x ” 的賦值視為“不介意”條件，在此條件下則視為鎖存器而且將標(biāo)記出合成網(wǎng)表和 r t l 的不匹配。 一般都是指定v e r i l o g 中數(shù)字的基數(shù)和寬度。缺省情況下，當(dāng)未確定大小時(shí)， 0 和1 視為3 2 位整數(shù)。在例2 中，假設(shè)a 是“l(fā) b 0 ”，b 是“1 b l ”。 例2 指定基數(shù)和寬度 o u t p u t 【3 ：0 】o u t ； i n p u ta , b ，c l k ； r e g 【3 ：0 o u t ； a l w a y s ( p o s e d g ec l k ) b e g i n c a s e ( a “一b ) 0 ：o u t = a ： 1 ：o u t = b ： d e f a u l t ：o u t = a | b ； e n d c a s e e n d 有些e d a 工具先將數(shù)值擴(kuò)展為3 2 位，然后再執(zhí)行x n o r ( 異或非門) ，而其它 的工具卻選擇在擴(kuò)展為3 2 位之前先執(zhí)行x n o r 操作。如果合成工具先執(zhí)行x n o r ， 再擴(kuò)展，結(jié)果將是o u t = a 即“0 ”。同時(shí)，若形式驗(yàn)證工具在執(zhí)行x n o r 前先擴(kuò)展 為3 2 位，o u t 將得到a 或b 的結(jié)果，即“1 ”，這會(huì)導(dǎo)致合成網(wǎng)表和r t l 間的不匹 配。為避免這個(gè)問(wèn)題，一定要指定所列舉數(shù)值的大小。 v h d l 是一種事件不敏感語(yǔ)言，而v e r i l o g 卻是對(duì)事件敏感的。在大型的系統(tǒng) 芯片設(shè)計(jì)中，部分設(shè)計(jì)可能有不同的資源一v h d l 和v e r i l o g 模塊。例如，單個(gè) 芯片可能包含由不同h d l 描述的外部第三方i p 。在這種情況下，驗(yàn)證工具在連接 設(shè)計(jì)和不同語(yǔ)言時(shí)，常采用最少限制的命名規(guī)則，如連接v e r i l o g 模塊和v h d l 實(shí)體時(shí)就忽略了事件靈敏度。 用形式等效工具不能驗(yàn)證設(shè)計(jì)相對(duì)于設(shè)計(jì)目標(biāo)的良好程度。形式等效檢驗(yàn)器 檢驗(yàn)的是：在不要求任何測(cè)試向量的情況下，同一設(shè)計(jì)的兩種不同表述在邏輯上 是等效的。另外，這些檢驗(yàn)器并不檢驗(yàn)任何時(shí)序破壞。因此這些工具應(yīng)與靜態(tài)時(shí) 浮點(diǎn)f f t 的v h d l 實(shí)現(xiàn)及h d l 功能測(cè)試方法的研究 序分析結(jié)合使用。形式驗(yàn)證并不是要替代向量仿真方法，而是對(duì)它的補(bǔ)充。這一 技術(shù)正逐漸被接受，有望成為未來(lái)設(shè)計(jì)的基本驗(yàn)證方法。 2 2 基于仿真的驗(yàn)證 在數(shù)字電路設(shè)計(jì)過(guò)程中，仿真驗(yàn)證的主要目的是：在設(shè)計(jì)階段，檢驗(yàn)當(dāng)前設(shè) 計(jì)文件的邏輯功能是否正確，是否完全符合設(shè)計(jì)要求i l o 。準(zhǔn)確高效的仿真驗(yàn)證可 以最大限度地避免設(shè)計(jì)失誤造成的風(fēng)險(xiǎn)。通常，仿真驗(yàn)證的基本工具包括仿真器、 文本分析器和第三方的硬件仿真模型。 2 2 1 仿真的層次 由于設(shè)計(jì)工程師對(duì)數(shù)字系統(tǒng)設(shè)計(jì)的層次不同，形成了不同的仿真工具。不同 的仿真層次不但在描述方法上不同，在模型抽象、內(nèi)部實(shí)現(xiàn)和仿真算法中也有很 大區(qū)別。 2 ，2 1 1 電路級(jí)仿真 電路仿真的對(duì)象是晶體管、電阻、電容所組成的電路網(wǎng)絡(luò)。仿真模型是阻容 等效電路。仿真的方法就是解方程法。電路級(jí)的仿真工具是s p i c e 軟件。 2 2 1 2 邏輯仿真 邏輯仿真的對(duì)象是以邏輯門和邏輯塊為描述電路的元件【1 1j ，電路中把這些端 口連接在一起。連接在一起的節(jié)點(diǎn)上的信號(hào)用邏輯值( 0 、1 、x 、z ) 表示。電路 的功能不直接描述，隱含在電路的元件和連接關(guān)系中。仿真的目的就是檢查電路 是否達(dá)到設(shè)計(jì)的功能，包括邏輯功能、延遲特性、負(fù)載特性等。仿真的方法是在 模型器件的輸入端加入激勵(lì)信號(hào)波形，通過(guò)內(nèi)部節(jié)點(diǎn)的傳播，在輸出端得到響應(yīng) 波形通過(guò)分析、觀察輸入波形來(lái)判斷功能和時(shí)序關(guān)系是否正確。 2 21 3 開關(guān)級(jí)仿真 用晶體管表示電路結(jié)構(gòu)，電阻、電容不作為電路元件而作為晶體管和節(jié)點(diǎn)的 參數(shù)來(lái)描述。開關(guān)級(jí)的信號(hào)值與邏輯級(jí)一樣，用0 、1 、x 、z 表示。仿真目的也是 根據(jù)電路的連接結(jié)構(gòu)驗(yàn)證電路的邏輯功能。 2 2 1 4 寄存器傳輸級(jí)仿真 基本元件是寄存器、存儲(chǔ)器、總線、運(yùn)算單元等。并描述數(shù)據(jù)在這些元件中 流動(dòng)的條件和過(guò)程。仿真通過(guò)控制信號(hào)和數(shù)據(jù)流的運(yùn)動(dòng)1 ，來(lái)觀察描述是否正確。 通過(guò)數(shù)據(jù)在寄存器間的流動(dòng)來(lái)仿真系統(tǒng)的行為，隱含地表達(dá)了電路的結(jié)構(gòu)。 2 2 1 5 高屢次仿真 幀士學(xué)位論文 以行為算法和結(jié)構(gòu)的混合描述為對(duì)象，一般采用v h d l 語(yǔ)言描述，主要著眼 于系統(tǒng)功能和內(nèi)部運(yùn)行過(guò)程1 1 3 】。基本元素是操作和過(guò)程。各操作之間主要考慮數(shù) 據(jù)傳輸、時(shí)序配合、操作流程和狀態(tài)轉(zhuǎn)換。高層次仿真的方法一般是對(duì)描述的解 釋執(zhí)行，仿真時(shí)觀察運(yùn)行結(jié)果的數(shù)據(jù)及其時(shí)序配合關(guān)系、狀態(tài)轉(zhuǎn)換關(guān)系，來(lái)判斷 描述的正確性。 2 2 2 仿真系統(tǒng)的組成 現(xiàn)在電子設(shè)計(jì)方法和e d a 工具的發(fā)展，已經(jīng)不用經(jīng)典的實(shí)驗(yàn)板來(lái)仿真大規(guī)模、 復(fù)雜電路。利用計(jì)算機(jī)進(jìn)行仿真，電路模型不用實(shí)際元件而用表示電路結(jié)構(gòu)和行 圖2 2 仿真系統(tǒng)的組成 為的數(shù)據(jù)，在輸入端加入輸入數(shù)據(jù)，稱為測(cè)試矢量，在輸出端得到輸出數(shù)據(jù)，比 較輸出數(shù)據(jù)，是否達(dá)到設(shè)計(jì)目標(biāo)，就能完成仿真的目的。對(duì)同一個(gè)電路模型可以 旋加不同的測(cè)試矢量，進(jìn)行多次仿真?？刂品抡孢^(guò)程需要有控制命令，包括仿真 時(shí)間、仿真斷點(diǎn)、仿真結(jié)果輸出等?？刂泼羁梢詫懙揭粋€(gè)文件中順序執(zhí)行，稱 為過(guò)程方式：也可以有用戶隨機(jī)鍵入控制命令，管理仿真過(guò)程，稱為交互方式。 仿真系統(tǒng)的構(gòu)成如圖2 2 所示。 2 2 3 仿真方法 在硬件系統(tǒng)設(shè)計(jì)過(guò)程中，一般要進(jìn)行三次仿真：行為仿真、r t l 仿真和門級(jí) 仿真。一般前兩種為功能仿真i ，用于驗(yàn)證設(shè)計(jì)模塊的邏輯功能：后一種為時(shí)序 仿真，用于驗(yàn)證設(shè)計(jì)模塊的時(shí)序關(guān)系。其仿真方法有兩種： 2 2 3 ，1 交互式仿真方法 在眾多的e d a 工具中，大多數(shù)的v h d l 仿真器允許進(jìn)行實(shí)時(shí)交互式的操作【1 5 1 ， 允許在仿真運(yùn)行期間對(duì)輸入信號(hào)賦值，指定仿真執(zhí)行時(shí)間，并觀察輸出波形，最 終經(jīng)過(guò)多次反復(fù)的仿真過(guò)程后，在系統(tǒng)的邏輯功能、時(shí)序關(guān)系滿足要求后，仿真 浮點(diǎn)開耳的v h d l 實(shí)現(xiàn)及h d l 功能測(cè)試方法的研究 過(guò)程結(jié)束。 2 2 3 2 測(cè)試平臺(tái)法 利用測(cè)試平臺(tái)，我們可以實(shí)現(xiàn)自動(dòng)地對(duì)被測(cè)試單元輸入信號(hào)測(cè)試矢量，并且 通過(guò)波形輸出，文件記錄輸出，或與測(cè)試平臺(tái)的設(shè)定輸出矢量來(lái)進(jìn)行比較，可以 驗(yàn)證仿真結(jié)果。 與交互式仿真方法相比，測(cè)試平臺(tái)具有以下優(yōu)點(diǎn)： ( 1 ) 簡(jiǎn)便地對(duì)輸入和輸出矢量進(jìn)行記錄歸檔。 ( 2 ) 對(duì)于手工方式就需要逐個(gè)處理輸入和輸出矢量而言，它提供了更為系 統(tǒng)的仿真途徑。 ( 3 ) 一旦建立了測(cè)試平臺(tái)并確立了測(cè)試矢量后，在設(shè)計(jì)經(jīng)過(guò)多次修改后，仍 然可以很容易地重新進(jìn)行仿真。 ( 4 ) 針對(duì)原v h d l 模型的測(cè)試平臺(tái)，同樣可以應(yīng)用在實(shí)現(xiàn)后設(shè)計(jì)的時(shí)序仿真 中。 大多數(shù)e d a 工具可以生成設(shè)計(jì)實(shí)現(xiàn)后的v h d l 模型，它表達(dá)了設(shè)計(jì)在目標(biāo)器 件結(jié)構(gòu)下的詳細(xì)信息。包括目標(biāo)器件使用的單元結(jié)構(gòu)，及其相連的信號(hào)組成。而 且還包括了必要的時(shí)序信息，以便讓模擬軟件檢測(cè)信號(hào)，建立時(shí)間沖突，并計(jì)算 傳導(dǎo)延時(shí)。測(cè)試平臺(tái)與原代碼具有相同的輸入、輸出端口，因此，利用測(cè)試平臺(tái) 可以對(duì)一個(gè)設(shè)計(jì)進(jìn)行功能仿真和時(shí)序仿真。 在數(shù)字電路設(shè)計(jì)過(guò)程中，測(cè)試平臺(tái)是基本的仿真驗(yàn)證手段m 1 ，它的主要作用 是：例化待測(cè)試的設(shè)計(jì)；通過(guò)測(cè)試向量進(jìn)行仿真；輸出仿真結(jié)果。另外， 復(fù)雜的測(cè)試平臺(tái)將自動(dòng)比較當(dāng)前仿真與目標(biāo)結(jié)果的差別。測(cè)試平臺(tái)主要使用 v h d l 和v e r i l o g h d l 編寫，其代碼風(fēng)格比較靈話，不需要保證代碼的可綜合性。 簡(jiǎn)單來(lái)說(shuō)測(cè)試平臺(tái)是一個(gè)頂層模式。例化了被測(cè)單元( u u t ) ，用一系列的測(cè)試向 量驅(qū)動(dòng)它，然后把結(jié)果和預(yù)期結(jié)果相比較。典型的v h d l 或者v e r i l o g 測(cè)試平臺(tái)由 三個(gè)主要部分所組成： 激勵(lì)產(chǎn)生器：用某一信號(hào)條件( 正確的和不正確的轉(zhuǎn)換，最小化和最大化延 遲，錯(cuò)誤條件) 驅(qū)動(dòng)u u t 。 被測(cè)單元：表示將要驗(yàn)證的模型。 驗(yàn)證器：自動(dòng)報(bào)告在仿真運(yùn)行中碰到的任何錯(cuò)誤。比較模型響應(yīng)和預(yù)期結(jié)果。 f 激勵(lì)產(chǎn)生器卜型苧皇刮被測(cè)單元卜墮竺+ l 驗(yàn)證器f 激勵(lì)產(chǎn)生器卜叫被測(cè)單元卜+ | 驗(yàn)證器 l 圖2 3 測(cè)試平臺(tái)模型 為了運(yùn)用最有效的方法來(lái)驗(yàn)證和添加報(bào)告的錯(cuò)誤條件，激勵(lì)產(chǎn)生器和驗(yàn)證器 碩士學(xué)位論文 運(yùn)用存有測(cè)試向量和仿真結(jié)果的文本文件。測(cè)試碼的編寫不是一個(gè)簡(jiǎn)單的過(guò)程， 有時(shí)模塊描述比較簡(jiǎn)單，但測(cè)試碼卻可以非常復(fù)雜【1 6 】。根據(jù)測(cè)試和模擬的結(jié)果， 可以對(duì)描述進(jìn)行反復(fù)設(shè)計(jì)與修改，直至達(dá)到最終目的。當(dāng)然，測(cè)試激勵(lì)信號(hào)的選 擇應(yīng)該是全面的、典型的。因?yàn)闇y(cè)試是根據(jù)被測(cè)實(shí)體的端口給她加激勵(lì)信號(hào)，測(cè) 試本身并不是一個(gè)具體的元件，它只是一些測(cè)試激勵(lì)信號(hào)，所以實(shí)體為空。 2 2 4 不同仿真目的對(duì)測(cè)試平臺(tái)設(shè)計(jì)的要求 仿真分為兩個(gè)目的、三個(gè)階段。由于仿真目的不同，對(duì)測(cè)試平臺(tái)程序的書寫 要求就各不相同。 1 行為級(jí)仿真 行為級(jí)仿真的目的是驗(yàn)證系統(tǒng)的數(shù)學(xué)模型和行為是否正確，因而對(duì)系統(tǒng)的抽 象程度較高1 1 7 】。因此，凡是v h d l 語(yǔ)言中語(yǔ)句和數(shù)據(jù)類型都可以在測(cè)試平臺(tái)中使 用，在測(cè)試程序設(shè)計(jì)中盡可能用抽象程度高的描述語(yǔ)句，以使程序簡(jiǎn)潔明了。除 了系統(tǒng)規(guī)定的定時(shí)關(guān)系以外，一般的電路慣性延時(shí)，傳輸延時(shí)，在行為級(jí)仿真中， 都不予考慮，重點(diǎn)在于功能、行為驗(yàn)證。 2 r t l 級(jí)仿真 通過(guò)行為級(jí)仿真以后，就要進(jìn)行r t l 仿真。r t l 級(jí)的仿真目的，是為了使被 測(cè)模塊符合邏輯工具的要求，使其能生成門級(jí)邏輯電路。測(cè)試平臺(tái)程序?yàn)榱诉M(jìn)行 r t l 級(jí)仿真，書寫時(shí)要注意： v h d l 語(yǔ)言中的部分語(yǔ)句不能使用，如a t t r i b u t e ，帶有g(shù) u a r d e d 的塊 語(yǔ)句，是不能進(jìn)邏輯綜合的。 測(cè)試平臺(tái)程序中，不能使用浮點(diǎn)數(shù)，盡量少用整數(shù)，最好使用s t d l o g i c 和 s t dl o g i cv e c t o r 這兩種類型來(lái)表示數(shù)據(jù)。 盡管可以不考慮門電路的慣性延時(shí)，但傳輸延時(shí)應(yīng)當(dāng)考慮。用關(guān)鍵字 t r a n s p o r t 和a f t e r 語(yǔ)句在程序中表現(xiàn)出來(lái)。 3 門級(jí)仿真 被測(cè)實(shí)體r t l 級(jí)描述經(jīng)過(guò)邏輯綜合后就生成了門級(jí)電路。進(jìn)行門級(jí)仿真是因 為： ( 1 ) 門級(jí)延時(shí)( 慣性延時(shí)) 在上兩級(jí)中都未驗(yàn)證，不能保證在有門級(jí)延時(shí)的 條件下，系統(tǒng)的工作速度得到正確驗(yàn)證。 ( 2 ) r t l 級(jí)描述中的z 和x 狀態(tài)，在門級(jí)電路是不允許的，當(dāng)進(jìn)行 門級(jí)綜合時(shí)，這種狀態(tài)發(fā)生了轉(zhuǎn)移變異，不能保證系統(tǒng)工作正常。 門級(jí)仿真時(shí)，測(cè)試平臺(tái)程序?qū)?shù)據(jù)類型進(jìn)行轉(zhuǎn)換，輸入輸出端口只限定使用 s t dl o g i c 和s t d l o g i c v e c t o r 這兩種數(shù)據(jù)類型。 浮點(diǎn)f f t 的v h d l 實(shí)現(xiàn)及h d l 功能測(cè)試方法的研究 2 3 人機(jī)通訊規(guī)范 當(dāng)需要驗(yàn)證設(shè)計(jì)的正確性時(shí)，人們首先必須對(duì)設(shè)計(jì)目的達(dá)成一致并清楚的描 述出來(lái)。英語(yǔ)是極富表現(xiàn)力的，但它也出名的模糊不清( 這和其它許多自然語(yǔ)言 一樣) 。因此，我們需要正式的語(yǔ)言以使得設(shè)計(jì)目的得到其他人的正確理解，并 且也能被遵從這種規(guī)范進(jìn)行驗(yàn)證的工具理解。 要注意，人們不該感到強(qiáng)迫去做驗(yàn)證，驗(yàn)證工具能夠自動(dòng)地驗(yàn)證設(shè)計(jì)，但在 本質(zhì)上是有缺陷的。因?yàn)檫@樣的工具最多只能驗(yàn)證一致性、格式或方法，但永遠(yuǎn) 不能判斷設(shè)計(jì)是否正確。為了判斷設(shè)計(jì)的正確性，工具必須能夠識(shí)別設(shè)計(jì)的意圖。 其它工具也能找到可能的問(wèn)題( 正如c 語(yǔ)言及v e r i l o g 語(yǔ)言中的所用的查錯(cuò)軟件) ， 但并不能確定設(shè)計(jì)出來(lái)的器件的功能的正確性。測(cè)試平臺(tái)是傳達(dá)設(shè)計(jì)意圖的一種 途徑，在一定程度上，它能夠結(jié)合所有完成正確設(shè)計(jì)過(guò)程的不變量的自檢，并足 以驗(yàn)證功能的正確性。此外，還要把技術(shù)規(guī)范輸入到形式驗(yàn)證程序中，或者結(jié)合 覆蓋數(shù)據(jù)以引導(dǎo)自動(dòng)產(chǎn)生激活潛在缺陷的條件。 因?yàn)樽罱K測(cè)試平臺(tái)作為一個(gè)規(guī)范要由其他人理解和修改，所以描述測(cè)試平臺(tái) 的語(yǔ)言必須清楚、易學(xué)并具備直觀的語(yǔ)義，這一點(diǎn)很重要。不幸的是直觀性是一 個(gè)主觀的尺度。但是如果從現(xiàn)有的v e r i l o g 和c + + 語(yǔ)言中借用，并且只在絕對(duì)必要 時(shí)對(duì)語(yǔ)言做修改，就很可能使語(yǔ)言的直觀性得以實(shí)現(xiàn)。 碩士學(xué)位論文 第3 章h d l 代碼驗(yàn)證的覆蓋分析 到現(xiàn)在為止，盡管形式驗(yàn)證聲稱能夠驗(yàn)證設(shè)計(jì)在不同級(jí)上的等價(jià)性，但是r t l 的功能驗(yàn)證依然主要通過(guò)大量的測(cè)試向量仿真h d l 代碼來(lái)完成。在形式驗(yàn)證的復(fù) 雜性大規(guī)模的下降之前，仿真方法將仍然在驗(yàn)證中充當(dāng)主要的角色1 1 8 。就是運(yùn)用 一些功能覆蓋方法來(lái)定量分析仿真的完備性，這些方法很快得到流行。通過(guò)監(jiān)控 h d l 代碼在仿真中的執(zhí)行，可以知道哪部分代碼還沒(méi)有測(cè)試，這樣才能集中精力 在這些代碼中達(dá)到1 0 0 的覆蓋。當(dāng)然即使是1 0 0 的覆蓋也不能保證1 0 0 的無(wú)錯(cuò) 誤，但是它提供了一個(gè)更加系統(tǒng)化的方法來(lái)丈量驗(yàn)證過(guò)程的完備性1 2 0 1 1 2 1 】。提出了很 多功能覆蓋方法來(lái)驗(yàn)證h d l 代碼，在這些方法中，代碼覆蓋是最流行的方法 2 z l 。 這類覆蓋方法最基本的理念就是完全遍歷整個(gè)語(yǔ)言結(jié)構(gòu)。f s m 覆蓋是另一種用的 非常普遍的覆蓋方法1 2 3 1 ，主要在仿真過(guò)程中應(yīng)用輸入模式來(lái)遍歷整個(gè)狀態(tài)轉(zhuǎn)換圖。 除了這些方法，還有許多覆蓋方法應(yīng)用于功能驗(yàn)證。盡管提出了很多不同的功能 覆蓋方法，仍然沒(méi)有一種方法被普遍接受來(lái)作為唯一完備和可靠的方法。在這些 方法中，通常存在著速度和精確度的折衷。因此，設(shè)計(jì)師經(jīng)常用多種方法來(lái)驗(yàn)證 仿真的完備性。圖3 1 表明了覆蓋分析在系統(tǒng)設(shè)計(jì)中的位置。 圖3 1 系統(tǒng)設(shè)計(jì)流程 3 1 代碼覆蓋 代碼覆蓋中最常用的是語(yǔ)句覆蓋，判定覆蓋和路徑覆蓋a 1 5 浮點(diǎn)h 呵的v h d l 實(shí)現(xiàn)及h d l 功能測(cè)試方法的研究 3 1 1 語(yǔ)句覆蓋 語(yǔ)句覆蓋又叫塊覆蓋i “j ，因?yàn)閴K是由一系列語(yǔ)句構(gòu)成的，只要執(zhí)行其中一條 語(yǔ)句，整個(gè)模塊就會(huì)隨之執(zhí)行。塊之間并沒(méi)有明確的界限。 語(yǔ)句覆蓋用來(lái)計(jì)算在測(cè)試的過(guò)程中共有多少行代碼得到了運(yùn)行，它提供一個(gè) 用戶圖形接口來(lái)顯示所有的源代碼，并鑒別出有那