T-S-T交換網(wǎng)絡(luò)的設(shè)計.doc

西南石油大學(xué)程控交換原理課程設(shè)計課 程 程 控 交 換題 目 T-S-T交換網(wǎng)絡(luò)的設(shè)計院 系 專業(yè)年級 通信工程指導(dǎo)教師 學(xué)生姓名 學(xué) 號 目錄前言.3第一章 T-S-T網(wǎng)絡(luò)基本原理41.1 T接線器的簡介及工作原理41.2 S接線器的簡介及工作原理61.3 T-S-T交換網(wǎng)絡(luò)7第二章 硬件介紹82.1時分交換芯片MT898082.2空分交換芯片MT8816102.3 單片機AT89C51132.4 鎖存器74HC57316第三章 T-S-T網(wǎng)絡(luò)總體設(shè)計及性能分析17 總結(jié)及心得體會19參考文獻19 前言對于一個完整的通信系統(tǒng)來說，它由終端、交換、傳輸三部分構(gòu)成，交換是通信系統(tǒng)的核心。其中，時分接線器( T型) 和空分接線器( S型)是程控交換技術(shù)中最基本的交換單元電路。單獨的T接線器和S接線器，只適用于容量比較小的交換機，而對于大容量的交換機通常選用空分交換芯片和時分交換芯片構(gòu)成TST交換網(wǎng)絡(luò)，完成多語音用戶間的交換。其次，利用TST網(wǎng)絡(luò)。TST（時分-空分-時分）交換網(wǎng)絡(luò)是在電路交換系統(tǒng)中經(jīng)常使用的一種交換網(wǎng)絡(luò)，它是三級交換網(wǎng)絡(luò)，兩側(cè)為T接線器，分別作為初級T和次級T,中間一級為S接線器，S級的出入線數(shù)決定于兩側(cè)T接線器的數(shù)量。第1級T接線器：負(fù)責(zé)輸入母線的時隙交換。S接線器：負(fù)責(zé)母線之間的空間交換。第2級T接線器：負(fù)責(zé)輸出母線的時隙交換。這次課程設(shè)計利用時分交換芯片MT8980及空分交換芯片MT8816構(gòu)成TST交換網(wǎng)絡(luò)，它是在現(xiàn)代交換原理的基礎(chǔ)上形成的。其中，輸入級T型接線器為順序?qū)懭搿⒖刂谱x出，中間級S型接線器為輸入控制方式也可以是輸出控制工作方式，輸出級T型接線器工作方式為控制寫入、順序讀出。T-S-T交換網(wǎng)絡(luò)的設(shè)計 通常單獨的T接線器和S接線器只適用于容量比較小的交換機,對于大容量的交換機通常采用T-S-T交換網(wǎng)路。用空分交換芯片和時分交換芯片構(gòu)成T-S-T交換網(wǎng)絡(luò)。 要求：（1） 熟悉T接線器和S接線器的功能，以及構(gòu)成T-S-T交換網(wǎng)絡(luò)的方法。（2） 查閱相關(guān)芯片的資料，根據(jù)題目要求選擇具體芯片，熟悉各芯片的工作原理、性能及使用方法。（3） 完成硬件設(shè)計，畫出原理圖第一章 T-S-T網(wǎng)絡(luò)基本原理在交換過程中，既有時隙的交換-時間交換，又有復(fù)用線間的交換-空間交換，可以通過接線器實現(xiàn)。兩種基本接線器：時間接線器：T接線器，完成時隙的交換空間接線器：S接線器，完成復(fù)用線間的交換。1.1 T時間接線器的簡介及工作原理進行時隙的交換采用的是T接線器，結(jié)構(gòu)上是由話音存儲器和控制存儲器兩部分組成，都由RAM構(gòu)成。話音存儲器用來暫存話音數(shù)字編碼信息，每個話路為8bit。SM的容量即SM的存儲單元數(shù)等于時分復(fù)用線上的時隙數(shù)?？刂拼鎯ζ饔脕泶娣臩M的地址碼(單元號碼)，CM的容量通常等于SM的容量，每個單元所存儲SM的地址碼是由處理機控寫入。 T接線器工作原理方面就控制存儲器對話音存儲器的控制而言，可有兩種控制方式：順序?qū)懭?，控制輸出，簡稱“輸出控制”?？刂茖懭耄樞?qū)懗?，簡稱“輸入控制”。其控制方式如下圖(1)，圖(2)： 圖1.1 輸入控制 圖1.2 輸出控制 輸出控制方式是怎樣工作的？T接線器是相同母線上的時隙交換，如圖1.1中的輸入話音在TS50，經(jīng)過T接線器以后交換至TS450，然后輸出至下一級。CPU根據(jù)這一要求，通過軟件在控制存儲器的450號單元寫入“50”。這個寫入是由CPU控制進行的，因此把它叫做“控制寫入”，有的書上叫做“隨機寫入”。這是因為寫入到控制存儲器去的時間是隨機的，即根據(jù)CPU的需要而定，和PCM的時隙定位時間無關(guān)。控制存儲器的讀出由定時脈沖控制，按照時隙號讀出相應(yīng)單元內(nèi)容。如0#時隙，讀出0#單元內(nèi)容；1#時隙讀出1#單元內(nèi)容這種工作方式叫做“順序讀出”。話音存儲器的工作方式正好和控制存儲器的方式相反，即是“順序?qū)懭?，控制讀出”。也就是說，由定時脈沖控制，按順序?qū)⒉煌瑫r隙的話音信號寫入相應(yīng)的單元中去。寫入的單元號和時隙號一一對應(yīng)。而讀出是則要根據(jù)控制存儲器的控制信息（讀出數(shù)據(jù)）而進行。這種方式也叫做“順序?qū)懭耄S機讀出”。由于向話音存儲器輸入話音信號不受CPU控制，而輸入話音信號（讀出時）受到CPU控制的控制存儲器的控制，因此把它總稱為“輸出控制”方式。輸入控制方式是怎樣工作的？ 話音存儲器的寫入時要受控制存儲器的控制，而其讀出則受定時脈沖控制按順序讀出?？刂拼鎯ζ鞯墓ぷ鞣绞饺稳皇恰翱刂茖懭搿㈨樞蜃x出”。即由CPU控制寫入，在定時脈沖控制下按順序讀出。但是CPU寫入到控制存儲器的內(nèi)容卻不同了。圖1.2中CPU要在控制存儲器的50號單元寫入內(nèi)容“450”。然后控制存儲器按順序讀出，在TS50時讀出內(nèi)容“450”作為話音存儲器寫入地址，將輸入端TS50中的話音內(nèi)容寫入到450號單元中去。話音存儲器按順序讀出，在TS450讀出450號單元內(nèi)容，這也就是TS50的輸入內(nèi)容，這樣完成了時隙交換。輸入和輸入方式比較輸出控制地址內(nèi)容存儲器字長SM輸入時隙m話音信息A8bitCM輸出時隙nA的地址與m有關(guān)輸入控制地址內(nèi)容存儲器字長SM輸入時隙n話音信息A8bitCM輸出時隙mA的地址與n有關(guān)1.2 S空間接線器的簡介及工作原理不同母線之間的交換采用的是S接線器，它包括一個nn的電子交叉矩陣和對應(yīng)的控制存儲器。nn的交叉矩陣有n條輸入復(fù)用線和n條輸出復(fù)用線，每條復(fù)用線上傳送由若干個時隙組成的同步時分復(fù)用信號，任一條輸入復(fù)用線可以選通任一條輸出復(fù)用線。這里我們說成復(fù)用線，而不一定是一套32路的PCM系統(tǒng)，是因為實際上還要將各個PCM系統(tǒng)進一步復(fù)用，使一條復(fù)用線上具有更多的時隙，以更高的碼率進入電子交叉矩陣，從而提高性能。因為每條復(fù)用線上具有若干個時隙，也即每條復(fù)用線上傳送了若干個用戶的信息，所以，輸入復(fù)用線與輸出復(fù)用線應(yīng)在某一個指定時隙接通。所以說，空間接線器不進行時隙交換，而僅僅實現(xiàn)同一時隙的空間交換。當(dāng)然，對應(yīng)于一定出入線的各個交叉點是按復(fù)用時隙而高速工作；而在這個意義上，空間接線器是以時分方式工作的。如下圖(3)，圖(4)所示:圖1.4圖1.3HW1HW1HW1HW1HW0HW0HW0HW0輸入與輸出方式比較輸出控制地址內(nèi)容單元字長CM時隙號入線號出線數(shù)輸入控制地址內(nèi)容單元字長CM時隙號出線號入線數(shù)有上我們可得到S接線器與T接線器的差別：區(qū)別T型接線器S型接線器完成的交換類型時隙交換母線交換交換過程的有無時延存儲交換，有時延實時交換，無時延可否單獨構(gòu)成數(shù)字交換網(wǎng)絡(luò)可否。必須與T接線器組合使用1.3 T-S-T交換網(wǎng)絡(luò)T-S-T是三級交換網(wǎng)絡(luò)，兩側(cè)為T接線器，中間一級為S接線器，S級的出入線數(shù)決定于兩側(cè)T接線器的數(shù)量。第1級T接線器：負(fù)責(zé)輸入母線的時隙交換。S接線器：負(fù)責(zé)母線之間的空間交換。第2級T接線器：負(fù)責(zé)輸出母線的時隙交換。而兩個T接線器的控制方式是一般不同的，這樣便于CM的合用。因為采用兩個T級，可充分利用時分接線器成本低和無阻塞的特點，并利用S級擴大容量，使他具有成本低，阻塞率小和路由尋找簡單等特點。這種數(shù)字交換網(wǎng)引入了空分級S，改善了話務(wù)的疏散功能，并通過擴大S級的輸入母線和輸出母線，將多個時分接線器連接起來，大幅度提高了交換網(wǎng)的容量。圖(5)中S級之前的稱為前T級，S級之后的稱為后T級。HW7HW0HW7HW0圖1.5 T-S-T網(wǎng)絡(luò)圖為減少選路次數(shù)，簡化控制，可使兩個方向的內(nèi)部時隙具有一定的對應(yīng)關(guān)系，通常可相差半幀，俗稱反相法，即：設(shè)：Nf=一幀的時隙數(shù), Na=A到B方向的內(nèi)部時隙數(shù), Nb=B到A方向的內(nèi)部時隙數(shù)則： Nb= Na +Nf/2TST網(wǎng)絡(luò)完全無阻塞的條件：m（內(nèi)部時隙數(shù)）=2n（輸入時隙數(shù)）在實際應(yīng)用中，用戶A所在的同一組T級網(wǎng)絡(luò)中前T級和后T級使用同一個控制存儲器來控制，但兩者最高位是倒相關(guān)系，同樣的方法，用戶B所屬的T級網(wǎng)絡(luò)也是采用的同一個控制存儲器來控制，只需要將最高位反相后送給后T級。這樣在電路上大大的簡化了控制電路的復(fù)雜程度。第二章 硬件介紹2.1時分交換芯片(1)MT8980基本特性 它內(nèi)部含串/并交換器、數(shù)據(jù)存儲器、幀計數(shù)器、控制接口電路、接續(xù)存儲器、控制寄存器、輸出復(fù)用電路及并/串變換器等功能單元。輸入和輸出均連接8條PCM基群數(shù)據(jù)線，在控制信號作用下，可實現(xiàn)240、256路數(shù)字話音或數(shù)據(jù)的無阻塞數(shù)字交換。它是目前集成度較高的新型數(shù)字交換電路，可用于中、小型程控用戶數(shù)字交換機。(2)MT8980工作原理圖2.1 MT8980的功能框圖MT8980芯片管腳圖：圖2.2 MT89980芯片管腳圖如圖2.2,該芯片有STI0STI7八個串行輸入通路：STO0STO7八個串行輸出通路。每個輸入通路上能夠接收2.048Mbit/s的碼流。2.048Mbit/s對應(yīng)著32個話路的語音信號的PCM碼流。因此該芯片能同時接收256(328)個話路的語音信號碼流。在CPU的控制下可以實現(xiàn)這256個話路中間的任意兩個話路之間的交換。是芯片的輸入時鐘，頻率為4.096 MHz，它給芯片的輸入輸出碼流定位。是2.048Mbit/s碼流的幀同步信號。通過控制接口CPU可以對芯片內(nèi)部的寄存器進行讀寫。A0A5是微處理器接口時地址信號輸入。D0D7是微處理器接口時雙向數(shù)據(jù)輸入/輸出（三態(tài)）。是片選信號輸入, 低電平有效。DS是微處理器接口時數(shù)據(jù)輸入選通信號, 高電平有效。R/是微處理器接口時讀、寫控制信號, 若輸入高電平，為讀出；若輸入低電平，則為寫入。ODE是輸出驅(qū)動允許。若該輸入保持高電平, 則STO0STO7輸出驅(qū)動器正常工作; 若為低電平, 則STO0STO7呈高阻。CSTO是控制總線輸出。每幀由256 b 組成, 每碼元為接續(xù)存儲器高位256個存貯單元第1位的值。第0碼流相應(yīng)的碼元先輸出。是數(shù)據(jù)應(yīng)答信號輸出(開漏輸出)，它為微處理器接口時數(shù)據(jù)證實信號, 若此端下拉至低電平，電路處理完數(shù)據(jù), 通常經(jīng)接+5V。在芯片內(nèi)部各個輸出通路中的每個時隙都對應(yīng)著兩個連接寄存器(低位寄存器、高位寄存器)，另外還有一個控制寄存器，通過對這些寄存器的設(shè)置可以使MT8980完成各種功能。2.2空分交換芯片圖2.3 空分交換MT8816功能及管腳排列圖MT8816芯片管腳圖：圖2.4 MT8816芯片管腳圖(1) 空分交換MT8816基本特性該芯片是816模擬開關(guān)陣列，它內(nèi)含7128線地址譯碼器，控制鎖存器和816交叉點開關(guān)陣列，其電路的基本特性為：1. 816模擬開關(guān)陣列功能2. 導(dǎo)通電阻（VDD=12V） 153. 導(dǎo)通電阻偏差（VDD=12V） 54. 模擬信號最大幅度 12VPP5. 開關(guān)帶寬45MHZ6. 非線性失真0.01%7. 電源4.5V13.2V8. 工藝CMOS （2）MT8816管腳說明COL0COL7 列輸入輸出，開關(guān)陣列8路列輸入或輸出。ROW0ROW15 行輸入輸出，開關(guān)陣列16路列輸入或輸出。ACOL0ACOL2 列地址碼輸入，對開關(guān)陣列進行列尋址。AROW0AROW3 行地址碼輸入，對開關(guān)陣列進行行尋址。ST 選通脈沖輸入，高電平有效，使地址碼與數(shù)據(jù)得以控制相開關(guān) 的通、斷。在ST上升沿前，地址必須進入穩(wěn)定態(tài)，在ST下降 沿處，數(shù)據(jù)也應(yīng)該是穩(wěn)定的。DI 數(shù)據(jù)輸入，若DI為高電平，不管CS處于什么電平，均將 全部開關(guān)置于截止?fàn)顟B(tài)。RESET 復(fù)位信號輸入，若為高電平，不管CS處于什么電平，均將 全部開關(guān)置于截止?fàn)顟B(tài)。CS 片選信號輸入，高電平有效。VDD 正電源，電壓范圍為4.513.2V。VEE 負(fù)電源，通常接地。VSS 數(shù)字地。（3）MT8816工作原理圖2.5 MT8816交換矩陣示意圖 MT8816是一片816模擬交換矩陣CMOS大規(guī)模集成電路芯片，圖中有8條COL線（COL0COL7）和16條ROW線（ROW0ROW15），形成一個模擬交換矩陣。它們可以通過任意一個交叉點接通。芯片有保持電路，因此可以保持任一交叉接點處于接通狀態(tài)，直至來復(fù)位信號為止。CPU可以通過地址線ACOL2ACOL0和數(shù)據(jù)線AROW3AROW0進行控制和選擇需要接通的交叉點號。ACOL2ACOL0管COL7COL0中的一條線。ACOL2ACOL0編成二進制碼，經(jīng)過譯碼以后就可以接通交叉點相應(yīng)的COLi；AROW3AROW0管ROW15ROW0中的一條。AROW3AROW0編成二進制碼，經(jīng)過譯碼以后就可以接通交叉點相應(yīng)的ROWi。例如要接通L1和J0之間的交叉點。這時一方面向ACOL0ACOL2送001，另一方向面向AROW3AROW0送0000，當(dāng)送出地址啟動門ST時，就可以將相應(yīng)交叉點接通了。圖中還有一個端子叫”CS”，它是片選端，當(dāng)CS為”1”時，全部交叉點就打開了。綜上所述，該電路是由7128線地址譯碼器、128位控制數(shù)據(jù)鎖存器與816開關(guān)陣列組成，在電路處于正常開、關(guān)工作狀態(tài)下，CS應(yīng)為高電平，RESET為低電平，地址碼輸入選擇鎖存單元及開關(guān)陣列對應(yīng)的交叉點處于開的狀態(tài)，這樣數(shù)據(jù)DI在ST下降沿時刻被異步寫入鎖存單元，并控制所選交叉點開關(guān)的通、斷，若DI為低電平，則開關(guān)截止，其地址譯碼真值表如表所示。2.3 AT89C51（單片機）AT89C51是一種帶4K字節(jié)閃爍可編程可擦除只讀存儲器（FPEROMFalsh Programmable and Erasable Read Only Memory）的低電壓，高性能CMOS8位微處理器，俗稱單片機。該器件采用ATMEL高密度非易失存儲器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的MCS-51指令集和輸出管腳相兼容。由于將多功能8位CPU和閃爍存儲器組合在單個芯片中，ATMEL的AT89S51是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。管腳如圖所示：圖2.6 AT89C51單片機管腳圖管腳說明：P0口：P0口為一個8位漏級開路雙向I/O口，每腳可吸收8TTL門電流。當(dāng)P1口的管腳第一次寫1時，被定義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的第八位。在FIASH編程時，P0 口作為原碼輸入口，當(dāng)FIASH進行校驗時，P0輸出原碼，此時P0外部必須被拉高。P1口：P1口是一個內(nèi)部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗時，P1口作為第八位地址接收。P2口：P2口為一個內(nèi)部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個TTL門電流，當(dāng)P2口被寫“1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當(dāng)用于外部程序存儲器或16位地址外部數(shù)據(jù)存儲器進行存取時，P2口輸出地址的高八位。在給出地址“1”時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址數(shù)據(jù)存儲器進行讀寫時，P2口輸出其特殊功能寄存器的內(nèi)容。P2口在FLASH編程和校驗時接收高八位地址信號和控制信號。P3口：P3口管腳是8個帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個TTL門電流。當(dāng)P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故。P3口也可作為AT89C51的一些特殊功能口：P3.0 RXD（串行輸入口）P3.1 TXD（串行輸出口）P3.2 /INT0（外部中斷0）P3.3 /INT1（外部中斷1）P3.4 T0（記時器0外部輸入）P3.5 T1（記時器1外部輸入）P3.6 /WR（外部數(shù)據(jù)存儲器寫選通）P3.7 /RD（外部數(shù)據(jù)存儲器讀選通）P3口同時為閃爍編程和編程校驗接收一些控制信號。RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持RST腳兩個機器周期的高電平時間。ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時，ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲器時，將跳過一個ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址上置0。此時， ALE只有在執(zhí)行MOVX，MOVC指令是ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。/PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次/PSEN有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的/PSEN信號將不出現(xiàn)。/EA/VPP：當(dāng)/EA保持低電平時，則在此期間外部程序存儲器（0000H-FFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式1時，/EA將內(nèi)部鎖定為RESET；當(dāng)/EA端保持高電平時，此間內(nèi)部程序存儲器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。XTAL2：來自反向振蕩器的輸出。2.4 鎖存器（74HC573）管腳圖：圖2.7 鎖存器74HC573管腳圖當(dāng)LE為高時，數(shù)據(jù)從Dn輸入到鎖存器，在此條件下，鎖存器進入透明模式，也就是說，鎖存器的輸出狀態(tài)將會隨著對應(yīng)的D輸入每次的變化而改變。當(dāng)LE為低時，鎖存器將存儲D輸入上的信息一段就緒時間，直到LE的下降沿來臨。當(dāng)OE為低時，8個鎖存器的內(nèi)容可被正常輸出；當(dāng)OE為高時，輸出進入高阻態(tài)。OE端的操作不會影響鎖存器的狀態(tài)。 74HC573和74LS373原理一樣，8數(shù)據(jù)鎖存器。主要用于數(shù)碼管、按鍵等等的控制，其真值表 ：Dn LE OE On H H L H L H L L X L L Qo X X H Z 這個就是真值表,表示這個芯片在輸入和其它的情況下的輸出情況。 每個芯片的數(shù)據(jù)手冊（datasheet）中都有真值表第三章 TST交換網(wǎng)絡(luò)總體設(shè)計及性能分析3.1 TST網(wǎng)絡(luò)設(shè)計本次設(shè)計利用時分交換芯片MT8980和空分交換芯片MT8816構(gòu)成T-S-T交換網(wǎng)絡(luò)，完成多語音用戶間的交換。具體原理如下圖3.1所示：圖3.1 T-S-T交換網(wǎng)絡(luò)原理框圖這次設(shè)計利用時分交換芯片MT8980和空分交換芯片MT8816構(gòu)成T-S-T交換網(wǎng)絡(luò)，用單片機AT89C51完成多語音用戶間的交換。TST數(shù)字交換網(wǎng)絡(luò)的控制系統(tǒng)主要由處理機和存儲器組成，處理機通過軟件程序來指令硬件，軟件協(xié)調(diào)動作；存儲器用來存放軟件程序及有關(guān)數(shù)據(jù)。控制系統(tǒng)是程控交換機的核心，其主要任務(wù)是執(zhí)行存儲程序和各種命令，以控制相應(yīng)的硬件，實現(xiàn)信息的交換和系統(tǒng)地維護和管理功能?？刂葡到y(tǒng)地主體是微處理器，AT89C51與MT8980之間的接口信號主要有地址線A0A5、數(shù)據(jù)線D0D7、片選信號/CS、讀寫信號R/W、數(shù)據(jù)輸入選通信號DS、數(shù)據(jù)應(yīng)答信號/DTA。連接方式及功能如表所示。硬件設(shè)計連接方式及功能:芯片連接方式實現(xiàn)功能AT89C51P15和P14分別連接MT8980的DTA和DS實現(xiàn)數(shù)據(jù)交換的同步,在DS信號的上升沿時刻,如果MT8980的片選信號/CS、數(shù)據(jù)線、地址線以及讀寫信號R/W有效,則CPU開始對MT8980進行讀或?qū)懖僮?。?dāng)MT8980與89C51之間完成相應(yīng)的數(shù)據(jù)發(fā)送或者接收之后,DTA送出一個下降沿,表示這次數(shù)據(jù)交換完成,然后通過軟件來控制具體的時隙交換。P26連接MT8980的R/W通過置位和復(fù)位實現(xiàn)對MT8980的讀寫控制P26=0W,P26=1RP2口連接MT8980的A0A4 P27連接MT8980的A5A5=0控制A5=1時隙選擇中間時隙，中間時隙通過A0A4的尋址來決定P25P24P23分別連接前一片MT8980MT8816后一片MT8980的CS對MT8980和MT8816進行片選P0口連接MT8980D的D0D7和72HC573的D0D7完成數(shù)據(jù)的傳輸和進行鎖存,從74HC573出來的數(shù)據(jù)進入空分芯片MT8816進行空間交換,與后T級連接為了進一步實現(xiàn)時隙交換。XTAL1，XTLA2接入片外時鐘發(fā)生器XTAL1為振蕩器反相放大器和時鐘發(fā)生電路的輸入，XTLA2為反相放大器的輸出。使用晶振C1,C2=（3040）pF使用陶瓷諧振時C