《可編程邏輯器件》教學(xué)大綱.doc

可編程邏輯器件教學(xué)大綱Programable Logic Devices 課程代碼： 總學(xué)時(shí)（理論+實(shí)踐）：22+20 學(xué) 分： 2 課程性質(zhì)： 專業(yè)課 課程類別： 考 查 先修課程： 數(shù)字電路 面向?qū)I(yè)： 微電子學(xué)專業(yè) 開(kāi)課單位： 光電學(xué)院 執(zhí) 筆： 董艷燕 審 校： 孫一翎 一、課程的地位與任務(wù)可編程邏輯器件是微電子學(xué)專業(yè)的一門(mén)重要的專業(yè)基礎(chǔ)選修課，又是一門(mén)發(fā)展迅速、工程性強(qiáng)、須緊密結(jié)合技術(shù)發(fā)展前沿的現(xiàn)代電子設(shè)計(jì)技術(shù)課程。它主要是介紹現(xiàn)代數(shù)字集成電路的設(shè)計(jì)方法即EDA技術(shù)。課程在專業(yè)培養(yǎng)目標(biāo)中起著具有承上啟下的橋梁作用，通過(guò)本課程的學(xué)習(xí)可以激發(fā)學(xué)生學(xué)習(xí)先進(jìn)的電子電路設(shè)計(jì)技術(shù)的興趣，培養(yǎng)學(xué)生主動(dòng)探索、努力進(jìn)取、團(tuán)結(jié)協(xié)作的精神。課程的具體目標(biāo)是通過(guò)本課程及其它相關(guān)課程的學(xué)習(xí)，使學(xué)生能夠掌握常用的MAX+plus、QuartusII 和ispEXPERT等EDA開(kāi)發(fā)軟件，及時(shí)將學(xué)科的最新成果引入教學(xué)中，將HDL硬件描述語(yǔ)言編程方法和FPGA的開(kāi)發(fā)技術(shù)及符合工程規(guī)范的系統(tǒng)設(shè)計(jì)技術(shù)有機(jī)地融合在一起，強(qiáng)調(diào)理論和實(shí)際的聯(lián)系，培養(yǎng)學(xué)生的創(chuàng)新能力和實(shí)驗(yàn)動(dòng)手能力。二、課程主要內(nèi)容與基本要求第1章 緒論 了解自底向下的傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法；熟悉基于CPLD/FPGA現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)流程。 第2章 可編程邏輯器件了解可編程邏輯器件的發(fā)展歷程，基本結(jié)構(gòu)與分類；掌握兩類可編程邏輯器件即復(fù)雜可編程邏輯器件CPLD與現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的基本結(jié)構(gòu)以及發(fā)展趨勢(shì)；熟悉Altera公司 的CYCLONEII系列器件的主要特點(diǎn)及性能。第3章 VHDL硬件描述語(yǔ)言 熟練掌握VHDL程序的基本結(jié)構(gòu)。包括實(shí)體和結(jié)構(gòu)體的語(yǔ)法結(jié)構(gòu)，庫(kù)的概念和的使用以及元件的配置和程序包的使用；掌握標(biāo)識(shí)符、對(duì)象、數(shù)據(jù)類型、類型轉(zhuǎn)換、詞法單元和運(yùn)算操作符等各種常用的詞法基礎(chǔ)單元；熟練掌握賦值語(yǔ)句、條件語(yǔ)句和選擇語(yǔ)句，掌握循環(huán)語(yǔ)句、等待語(yǔ)句、子程序調(diào)用語(yǔ)句等順序語(yǔ)句；各種順序語(yǔ)句在程序設(shè)計(jì)中的靈活應(yīng)用；熟練掌握信號(hào)賦值、變量賦值和多輸入條件，單輸出語(yǔ)句、單輸入條件，單輸出語(yǔ)句、進(jìn)程語(yǔ)句等并行語(yǔ)句的應(yīng)用；各種并行語(yǔ)句在程序設(shè)計(jì)中的靈活應(yīng)用；掌握并行語(yǔ)句和順序語(yǔ)句的區(qū)別和聯(lián)系；掌握組合邏輯電路和時(shí)序邏輯電路的設(shè)計(jì)；熟練掌握仿真以及綜合的概念，延時(shí)模型；了解使用VHDL設(shè)計(jì)有限狀態(tài)機(jī)一般性程序結(jié)構(gòu)以及狀態(tài)機(jī)的實(shí)用程序設(shè)計(jì)、狀態(tài)編碼方法和非法狀態(tài)排除技術(shù)。第4章MAX+plus設(shè)計(jì)系統(tǒng)掌握MAX+plus軟件使用,包括設(shè)計(jì)輸入、綜合、適配、仿真測(cè)試和編程下載等方法。三、課程教學(xué)學(xué)時(shí)安排教學(xué)內(nèi)容教學(xué)時(shí)數(shù)第一章 緒論 2學(xué)時(shí)第二章 可編程邏輯器件4學(xué)時(shí)第三章 VHDL硬件描述語(yǔ)言30學(xué)時(shí)第四章 MAX+PLUS設(shè)計(jì)系統(tǒng)4學(xué)時(shí)復(fù)習(xí)、答疑2學(xué)時(shí)共計(jì)學(xué)時(shí)42學(xué)時(shí)四、實(shí)踐環(huán)節(jié)及基本要求序號(hào)實(shí)驗(yàn)項(xiàng)目學(xué)時(shí)基本要求實(shí)驗(yàn)性質(zhì)實(shí)驗(yàn)類別1簡(jiǎn)單組合電路設(shè)計(jì)3學(xué)習(xí)簡(jiǎn)單邏輯電路設(shè)計(jì)驗(yàn)證必做2時(shí)序邏輯電路設(shè)計(jì)3掌握時(shí)序邏輯電路設(shè)計(jì)驗(yàn)證必做37段LED譯碼顯示電路設(shè)計(jì)3實(shí)現(xiàn)7段數(shù)字和字母顯示驗(yàn)證必做48位加法器3實(shí)現(xiàn)8位數(shù)的相加和顯示驗(yàn)證必做5鎖相環(huán)PLL實(shí)驗(yàn)3實(shí)現(xiàn)PLL的倍頻、分頻驗(yàn)證必做6秒表設(shè)計(jì)3實(shí)現(xiàn)競(jìng)賽用的秒表功能驗(yàn)證必做7正弦信號(hào)發(fā)生器的設(shè)計(jì)2實(shí)現(xiàn)正弦信號(hào)綜合必做8電子琴樂(lè)器演奏電路設(shè)計(jì)3用蜂鳴器演奏一段音樂(lè)綜合選做五、考核方法及成績(jī)?cè)u(píng)定1、考核類別：考試2、考核形式：閉卷3、成績(jī)?cè)u(píng)定：百分制，其中：期末成績(jī)60%，平時(shí)成績(jī)10%，實(shí)驗(yàn)成績(jī)30%六、推薦教材與主要參考書(shū)1、使用教材：（1）可編程邏輯器件與VHDL語(yǔ)言 程云長(zhǎng)編著，科學(xué)出版社，2005（2）可編程邏輯器件PLD實(shí)驗(yàn)講義董艷燕、孫一翎、陳亮 編著，中國(guó)計(jì)量學(xué)院，20082、主要參考