專(zhuān)用集成電路設(shè)計(jì)ppt課件

2020 4 25 1 2 1引言2 2集成電路制造工藝簡(jiǎn)介2 3版圖設(shè)計(jì)技術(shù)2 4電參數(shù)設(shè)計(jì)規(guī)則 第二章集成電路工藝基礎(chǔ)及版圖設(shè)計(jì) 2020 4 25 2 2 4 2MOS電容 集成電路中 將導(dǎo)電層以絕緣介質(zhì)隔離就形成了電容 MOS集成電路中的寄生電容主要包括MOS管的寄生電容以及由金屬 多晶硅和擴(kuò)散區(qū)連線(xiàn)形成的連線(xiàn)電容 寄生電容及與其相連的等效電阻的共同作用決定了MOS電路系統(tǒng)的動(dòng)態(tài)響應(yīng) 集成電路是由不同層次結(jié)構(gòu)構(gòu)成的復(fù)雜系統(tǒng) 每層內(nèi)部都會(huì)形成電阻 層與層之間都有電容 2020 4 25 3 1 柵極電容 與該邏輯門(mén)輸出端相連各管的輸入電容 2 擴(kuò)散區(qū)電容 與該邏輯門(mén)輸出端相連的漏區(qū)電容 3 布線(xiàn)電容 該邏輯門(mén)輸出端連到其它各門(mén)的連線(xiàn)形成的電容 一個(gè)接有負(fù)載的MOS邏輯門(mén)輸出端的總的負(fù)載電容包括三部分 2020 4 25 4 1 MOS電容特性 MOS電容的特性與柵極上所加的電壓緊密相關(guān) 這是因?yàn)榘雽?dǎo)體的表面狀態(tài)隨柵極電壓的變化可處于積累層 耗盡層 反型層三種狀態(tài) 1 積累層對(duì)P型襯底材料上的N型MOS器件 當(dāng)UG 0時(shí) 柵極上的負(fù)電荷吸引襯底中的空穴趨向硅的表面 形成積累層 這時(shí) MOS器件的結(jié)構(gòu)就像平行平板電容器 柵極和高濃度空穴積累層分別是平板電容器的兩個(gè)極板 積累層 2020 4 25 5 積累層電容由于積累層本身是和襯底相連的 所以柵電容可近似為 2 15 式中 0 真空介電常數(shù) ox SiO2的相對(duì)介電常數(shù) 其值是3 9 tox SiO2層的厚度 A 柵極的面積 2020 4 25 6 2 耗盡層 當(dāng)0 UG U 時(shí) 在正的柵電壓 G的作用下 襯底中的空穴受到排斥而離開(kāi)表面 形成一個(gè)多數(shù)載流子空穴耗盡的負(fù)電荷區(qū)域 即耗盡層 式中 d 耗盡層深度 它隨UG的增加而增加 Si 硅的相對(duì)介電常數(shù) 其值是12 柵極對(duì)襯底的總電容 2020 4 25 7 UG UT P型襯底中的電子 少數(shù)載流子 被吸引到表面 形成反型層 實(shí)際上就是N型導(dǎo)電溝道 見(jiàn)圖 c 由于在柵極下面形成了一個(gè)導(dǎo)電能力很強(qiáng)的反型層 在低頻時(shí) 柵極電容又變?yōu)镃0 但是 反型層中的載流子 電子 不能跟隨柵電壓的高頻變化 因此 高頻時(shí)的柵極電容仍然是最大耗盡狀態(tài)下的柵極電容 3 反型層 2020 4 25 8 2 MOS器件的電容 前面討論的是柵極對(duì)襯底的電容 MOS器件中完整的寄生電容如下圖 a 寄生電容示意圖 b 寄生電容電路符號(hào)示意圖 柵極電容由三部分組成 CG CGS CGD CGB 2020 4 25 9 MOS管的柵極電容 MOS管的柵極電容在三個(gè)工作區(qū)的特性是不一樣的 1 截止區(qū) UGSUDS 在線(xiàn)性區(qū)耗盡層深度基本不變 所以CGB為常數(shù) 但此時(shí)導(dǎo)電溝道已經(jīng)形成 CGS和CGD就必須加以考慮 這兩個(gè)電容與柵極電壓的大小有關(guān) 其值可用下式估算 2020 4 25 10 3 飽和區(qū) UGS UT UDS 此時(shí)溝道是一強(qiáng)反型層 靠近漏區(qū)的一端被夾斷 因此CGD 0 而CGS增加為 三個(gè)工作區(qū)內(nèi) 柵極電容的計(jì)算公式 2020 4 25 11 圖2 20總的柵極電容與UGS的關(guān)系 MOS管總的柵極電容的某些成分和柵極電壓有緊密聯(lián)系 但總的柵極電容只有在開(kāi)啟電壓附近隨UGS變化較大 如下圖 其它區(qū)域均近似等于柵氧化層電容C0 2020 4 25 12 3 擴(kuò)散區(qū)電容 MOS管的源區(qū)和漏區(qū)都是由淺的N 擴(kuò)散區(qū)或P 擴(kuò)散區(qū)構(gòu)成的 擴(kuò)散區(qū)也用作互連線(xiàn) 這些擴(kuò)散區(qū)對(duì)襯底 或阱 就有寄生電容存在 寄生電容的大小與將擴(kuò)散區(qū)和襯底 或阱 隔開(kāi)的耗盡層的有效面積成正比 與擴(kuò)散區(qū)和襯底 或阱 之間的電壓有關(guān) 由于擴(kuò)散區(qū)總是有一定深度的 擴(kuò)散區(qū)對(duì)襯底 或阱 的結(jié)面積就包括底部面積和周?chē)膫?cè)壁面積兩部分 如圖 2020 4 25 13 圖2 21 a 擴(kuò)散電容基本結(jié)構(gòu) b 擴(kuò)散電容模型 擴(kuò)散區(qū)的厚度可以看成一個(gè)常數(shù) 這樣側(cè)壁面積就和側(cè)壁周長(zhǎng)成正比 因此 總的擴(kuò)散電容可表示為 Cd Cja a b Cjp 2a 2b 2020 4 25 14 隨著工藝的改進(jìn) 在擴(kuò)散區(qū)面積逐漸減小的情況下 側(cè)壁電容就變得非常重要了 典型N阱1 m工藝擴(kuò)散電容值列于表2 6中 單位 pF m2 2020 4 25 15 4 布線(xiàn)電容 金屬 多晶硅 擴(kuò)散區(qū)常被用作互連線(xiàn) 它們相互之間以及它們與襯底之間都會(huì)形成電容 采用簡(jiǎn)單的平行板電容器模型可粗略估計(jì)這些電容值的大小為 2 2 式中 介質(zhì)的絕對(duì)介電常數(shù) t 介質(zhì)的厚度 A 互連線(xiàn)的面積 2020 4 25 16 圖2 22平行板電容及邊緣效應(yīng) 平行板電容模型忽略了由邊緣電場(chǎng)引起的邊緣效應(yīng) 互連線(xiàn)對(duì)襯底及互連線(xiàn)之間都有邊緣效應(yīng) 這樣前面估算的電容比實(shí)際值要小 隨著連線(xiàn)的寬度和高度按比例縮小 邊緣效應(yīng)的影響就更加顯著 2020 4 25 17 第三章MOS集成電路器件基礎(chǔ) 3 1MOS場(chǎng)效應(yīng)管 MOSFET 的結(jié)構(gòu)及符號(hào)3 2MOS管的電流電壓特性 2020 4 25 18 預(yù)期MOS管有什么特性 右圖是NMOS管的符號(hào) 圖中表示三個(gè)端口 柵 G 源 S 漏 D 如果柵電壓UG是高電平晶體管的源漏導(dǎo)通 如果柵電壓為低電平 則漏源斷開(kāi) 即使這樣簡(jiǎn)單的描述 我們還需要回答幾個(gè)問(wèn)題 UG多大時(shí)器件導(dǎo)通 換句話(huà)說(shuō) 閾值電壓多少 當(dāng)器件導(dǎo)通或斷開(kāi)時(shí) 漏源之間的電阻多大 這個(gè)電阻和端電壓之間的關(guān)系是怎樣 2020 4 25 19 3 1MOS場(chǎng)效應(yīng)管 MOSFET 的結(jié)構(gòu)及符號(hào) 3 1 1NMOS管的簡(jiǎn)化結(jié)構(gòu)如圖3 1所示該器件制作在P型襯底上 兩個(gè)重?fù)诫sN區(qū)形成源區(qū)和漏區(qū) 重?fù)诫s多晶硅區(qū)作為柵極 一層薄SiO2絕緣層作為柵極與襯底的隔離 在柵氧下的襯底表面是導(dǎo)電溝道 圖3 1NMOS管的簡(jiǎn)化結(jié)構(gòu) 2020 4 25 20 由于源漏結(jié)的橫向擴(kuò)散 柵源和柵漏有一重疊長(zhǎng)度為L(zhǎng)D 所以導(dǎo)電溝道有效長(zhǎng)度 Leff 將小于版圖中所畫(huà)的導(dǎo)電溝道總長(zhǎng)度 用L表示 W表示溝道寬度 寬長(zhǎng)比 W L 和氧化層厚度tox這兩個(gè)參數(shù)對(duì)MOS管的性能非常重要 MOS技術(shù)發(fā)展中的主要推動(dòng)力就是在保證電性能參數(shù)不下降的前提下 一代一代地縮小溝道長(zhǎng)度L和氧化層厚度tox 2020 4 25 21 3 1 2N阱及PMOS 為了使MOS管的電流只在導(dǎo)電溝道中沿表面流動(dòng)而不產(chǎn)生垂直于襯底的額外電流 源 漏以及溝道和襯底間必須形成反偏的PN結(jié)隔離 因此 NMOS管的襯底B必須接到系統(tǒng)的最低電位點(diǎn) 例如 地 而PMOS管的襯底B必須要接到系統(tǒng)的最高電位點(diǎn) 例如正電源UDD 襯底的連接如圖3 2所示 圖3 2襯底的連接 2020 4 25 22 但互補(bǔ)型CMOS技術(shù)中NMOS和PMOS要做在同一晶片 即同一襯底上 因此必須為某一器件做一個(gè)稱(chēng)之為 阱 Well 的 局部襯底 通常把PMOS器件做在N阱中 同時(shí)N阱要接一定電位 通常高電位UDD 以保證PMOS的漏源結(jié)保持反偏 圖3 3互補(bǔ)型CMOS管N阱中的PMOS 2020 4 25 23 3 1 3MOS管常用符號(hào) 圖3 4MOS管常用符號(hào) 2020 4 25 24 工作原理 再增加uGS 縱向電場(chǎng) 將P區(qū)少子電子聚集到P區(qū)表面 形成導(dǎo)電溝道 如果此時(shí)加有漏源電壓 就可以形成漏極電流id 柵源電壓uGS的控制作用 當(dāng)uGS 0V時(shí) 漏源之間相當(dāng)兩個(gè)背靠背的二極管 在d s之間加上電壓也不會(huì)形成電流 即管子截止 當(dāng)uGS 0V時(shí) 縱向電場(chǎng) 將靠近柵極下方的空穴向下排斥 耗盡層 2020 4 25 25 閾值電壓 回答第一個(gè)問(wèn)題 UG多大時(shí)器件導(dǎo)通 換句話(huà)說(shuō) 閾值電壓多少 以NMOS為例 3 2MOS管的電流電壓特性 C 隨著UG增大 經(jīng)歷 a 初始 b 耗盡 c 反型 形成溝道所對(duì)應(yīng)的電壓UG稱(chēng)為閾值電壓 UG UG UG 2020 4 25 26 圖3 5給出增強(qiáng)型NMOS管和PMOS管工作在恒流區(qū)的轉(zhuǎn)移特性 其中UTHN UTHP 為開(kāi)啟電壓 即閾值電壓 PMOS的導(dǎo)通現(xiàn)象類(lèi)似于NMOS 但其所有的極性都是相反的 柵源電壓足夠 負(fù) 在氧化層和N襯底表面就會(huì)形成一個(gè)由空穴組成的反型層 圖3 5MOS管的轉(zhuǎn)移特性 3 2 1MOS管的轉(zhuǎn)移特性 2020 4 25 27 NMOS閾值電壓UTHN的定義為界面反型層的電子濃度等于P型襯底的多子濃度時(shí)的柵極電壓 UTHN與材料 摻雜濃度 柵氧化層電容等諸多因素有關(guān) 還可以通過(guò)向溝道區(qū)注入雜質(zhì) 從而改變氧化層表面附近的襯底摻雜濃度來(lái)控制閾值電壓的大小 溝道區(qū) 2020 4 25 28 增強(qiáng)型MOS和耗盡型MOS UGS 增強(qiáng)型 在UGS 0時(shí) 漏源之間沒(méi)有導(dǎo)電通道 在達(dá)到一定值時(shí)才有導(dǎo)電電流 耗盡型 在UGS 0時(shí) 漏源之間就有導(dǎo)電通道 在制造過(guò)程中 在SiO2絕緣層中摻入大量的正離子 在UGS 0時(shí) 在這些正離子的作用下 P型襯底表面已經(jīng)出現(xiàn)反型層 即存在導(dǎo)電溝道 SiO2 2020 4 25 29 3 2 2MOS管的輸出特性 增強(qiáng)型NMOS輸出特性如下圖3 6 柵壓UGS超過(guò)閾值電壓UTHN后 開(kāi)始出現(xiàn)電流且柵壓UGS越大 漏極電流也越大的現(xiàn)象 體現(xiàn)了柵壓對(duì)漏極電流有明顯的控制作用 漏極電壓UDS對(duì)漏極電流ID的控制作用基本上分兩段 即線(xiàn)性區(qū)和飽和區(qū) 為了不和雙極型晶體管的飽和區(qū)混淆 將MOS管的飽和區(qū)稱(chēng)為恒流區(qū) 線(xiàn)性區(qū)和恒流區(qū)是以預(yù)夾斷點(diǎn)的連線(xiàn)為分界線(xiàn) 2020 4 25 30 在預(yù)夾斷點(diǎn)之前 即 UDSUGS UTH 管子工作在恒流區(qū) 此時(shí)UDS增大 大部分電壓降在夾斷區(qū) 對(duì)溝道電場(chǎng)影響不大 因此電流增大很小 圖3 7 DS對(duì)溝道的影響 在柵壓UGS一定的情況下 隨著UDS從小變大 溝道將發(fā)生如圖3 7所示的變化 2020 4 25 31 3 2 3MOS管的電流方程 1 分析一個(gè)載有電流I的半導(dǎo)體棒 如果沿電流方向的電荷密度是Qd C m 電荷移動(dòng)速度是v m s 則電流 I Qdv 2 考慮一個(gè)漏源都接地的NMOS 在UGS UTH時(shí) 開(kāi)始出現(xiàn)反型層溝道電荷 Qd WCox UGS UTH WCox表示單位長(zhǎng)度的總電容 圖a3 若漏極電壓大于0 由于溝道電勢(shì)從源極的0V變化到漏極的UDS 則柵與溝道的局部電壓從UGS UTH變化到UGS UTH UDS 因此沿軌道x點(diǎn)處電荷Qd x WCox UGS UTH Ux 圖b a b 2020 4 25 32 此時(shí)電流 ID WCox UGS UTH Ux v 對(duì)于半導(dǎo)體 v E 其中 是載流子的遷移率 E是電場(chǎng) 注意到E x dUx dx 電子遷移率用 n表示 則電流 ID WCox UGS UTH Ux n dUx dx 對(duì)應(yīng)邊界條件為U x 0 0和U L UDS 上式兩邊都乘dx并積分可得 由于ID沿溝道是常數(shù) 則 線(xiàn)性區(qū) 2020 4 25 33 4 若漏源電壓UDS UGS UTH 溝道電流被夾斷 漏極電流并不遵循拋物線(xiàn)特性 在飽和區(qū) 此時(shí) 沿軌道x點(diǎn)處電荷 Qd x WCox UGS UTH Ux 積分 x L 則電流 2020 4 25 34 隨著柵漏電壓差增大 實(shí)際的導(dǎo)電溝道逐漸減小 則x實(shí)際上是UDS的函數(shù) 這一效應(yīng)稱(chēng)為 溝道調(diào)制效應(yīng) 定義x L x 即1 x 1 x L L 假設(shè) x L與UDS是線(xiàn)性的 即 x L UDS 是溝道長(zhǎng)度調(diào)制系數(shù) 則 溝道長(zhǎng)度調(diào)制效應(yīng) 2020 4 25 35 NMOS管在截止區(qū) 線(xiàn)性區(qū) 恒流區(qū)的電流方程如式 3 4 所示 UGSUGS UTHN 恒流區(qū) 3 4a 3 4b 3 4c 2020 4 25 36 PMOS在截止區(qū) 線(xiàn)性區(qū) 恒流區(qū)的電流方程如式 3 5 所示 UGS UTHP 截止區(qū) UDS UGS UTHP 線(xiàn)性區(qū) UDS UGS UTHP 恒流區(qū) 3 5a 3 5b 3 5c 2020 4 25 37 各參數(shù)的物理意義 1 n 電子遷移率 p 空穴遷移率 n 1300cm2 s V 3 6 p 500cm2 s V 3 7 2 Cox 單位面積柵電容 且3 W L 溝道寬度和溝道長(zhǎng)度之比 4 UTHN UTHP 開(kāi)啟電壓 閾值電壓 假設(shè)UDD 5V 則增強(qiáng)型NMOS管 UTHN 0 14 0 18 UDD 0 7 0 9V增強(qiáng)型PMOS管 UTHP 0 16 UDD 0 8V 3 9 2020 4 25 38 5 n p 溝道調(diào)制系數(shù) 即UDS對(duì)溝道長(zhǎng)度的影響 對(duì)PMOS 式中 UA為厄爾利電壓 EarlyVoltage 其意義如下圖 對(duì)NMOS 2020 4 25 39 對(duì)于典型的0 5 m工藝的MOS管 其主要參數(shù)如下 假定有一0 5 m工藝NMOS管 W 3 m L 2 m 在恒流區(qū)則有 若UGS 5V 則 若UGS 2V 則 2020 4 25 40 1 線(xiàn)性區(qū)的輸出電阻根據(jù)線(xiàn)性區(qū)的電流方程 式 3 4b 當(dāng)UDS很小 UDS 2 UGS UTH 時(shí) 可近似有 3 10 3 2 4MOS管的輸出電阻 UGS 1 5V 2 5V 5V 2020 4 25 41 可以看出 深線(xiàn)性區(qū)Rox是UGS的函數(shù) UGS越大Rox越小 這一區(qū)域又叫可變電阻區(qū) 那么 輸出電阻RON為 3 11 2020 4 25 42 2 恒流區(qū)的輸出電阻 根據(jù)恒流區(qū)的電流方程 式 3 4c 有 3 12 可以看出 工作點(diǎn)越低 IDQ越小 輸出電阻越大 2020 4 25 43 恒流區(qū)電流方程在忽略溝道調(diào)制影響時(shí)為平方律方程 即 3 13 在恒流區(qū) 柵源電壓UGS對(duì)ID的控制能力用參數(shù)gm表示 稱(chēng)之為 跨導(dǎo) 3 14a 3 14b 3 14c 3 2 5MOS管的跨導(dǎo)gm 2020 4 25