EDA技術(shù)與應(yīng)用-第1章.ppt

第1章緒論,1.1EDA技術(shù)的涵義1.2EDA技術(shù)的發(fā)展歷程1.3傳統(tǒng)設(shè)計方法和EDA方法1.4EDA技術(shù)的主要內(nèi)容1.5EDA軟件系統(tǒng)的構(gòu)成1.6EDA工具的發(fā)展趨勢1.7EDA的工程設(shè)計流程1.8數(shù)字系統(tǒng)的設(shè)計,1.1EDA技術(shù)的涵義,什么叫EDA技術(shù)？EDA技術(shù)，就是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式，以計算機、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具，通過有關(guān)的開發(fā)軟件，自動完成用軟件的方式設(shè)計的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至完成對于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。,EDA技術(shù)的特點：用軟件的方式設(shè)計硬件；用軟件方式設(shè)計的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動完成的；設(shè)計過程中可用有關(guān)軟件進行各種仿真；系統(tǒng)可現(xiàn)場編程，在線升級；整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、可靠性高。因此，EDA技術(shù)是現(xiàn)代電子設(shè)計的發(fā)展趨勢。,1.2EDA技術(shù)的發(fā)展歷程,EDA技術(shù)伴隨著計算機、集成電路、電子系統(tǒng)設(shè)計的發(fā)展，經(jīng)歷了計算機輔助設(shè)計(ComputerAssistDesign，簡稱CAD)、計算機輔助工程設(shè)計(ComputerAssistEngineeringDesign，簡稱CAE)和電子設(shè)計自動化(ElectronicDesignAutomation，簡稱EDA)三個發(fā)展階段。,1.20世紀(jì)70年代的計算機輔助設(shè)計CAD階段早期的電子系統(tǒng)硬件設(shè)計采用的是分立元件，隨著集成電路的出現(xiàn)和應(yīng)用，硬件設(shè)計進入到發(fā)展的初級階段。初級階段的硬件設(shè)計大量選用中小規(guī)模標(biāo)準(zhǔn)集成電路，人們將這些器件焊接在電路板上，做成初級電子系統(tǒng)，對電子系統(tǒng)的調(diào)試是在組裝好的PCB(PrintedCircuitBoard)板上進行的。,由于設(shè)計師對圖形符號使用數(shù)量有限，傳統(tǒng)的手工布圖方法無法滿足產(chǎn)品復(fù)雜性的要求，更不能滿足工作效率的要求。這時，人們開始將產(chǎn)品設(shè)計過程中高度重復(fù)性的繁雜勞動，如布圖布線工作，用二維圖形編輯與分析的CAD工具替代，最具代表性的產(chǎn)品就是美國ACCEL公司開發(fā)的Tango布線軟件。20世紀(jì)70年代，是EDA技術(shù)發(fā)展初期，由于PCB布圖布線工具受到計算機工作平臺的制約，其支持的設(shè)計工作有限且性能比較差。,2.20世紀(jì)80年代的計算機輔助工程設(shè)計CAE階段初級階段的硬件設(shè)計是用大量不同型號的標(biāo)準(zhǔn)芯片實現(xiàn)電子系統(tǒng)設(shè)計的。隨著微電子工藝的發(fā)展，相繼出現(xiàn)了集成上萬只晶體管的微處理器、集成幾十萬直到上百萬儲存單元的隨機存儲器和只讀存儲器。此外，支持定制單元電路設(shè)計的硅編輯、掩膜編程的門陣列，如標(biāo)準(zhǔn)單元的半定制設(shè)計方法以及可編程邏輯器件(PAL和GAL)等一系列微結(jié)構(gòu)和微電子學(xué)的研究成果都為電子系統(tǒng)的設(shè)計提供了新天地。因此，可以用少數(shù)幾種通用的標(biāo)準(zhǔn)芯片實現(xiàn)電子系統(tǒng)的設(shè)計。,伴隨計算機和集成電路的發(fā)展，EDA技術(shù)進入到計算機輔助工程設(shè)計階段。20世紀(jì)80年代初，推出的EDA工具則以邏輯模擬、定時分析、故障仿真、自動布局和布線為核心，重點解決電路設(shè)計沒有完成之前的功能檢測等問題。利用這些工具，設(shè)計師能在產(chǎn)品制作之前預(yù)知產(chǎn)品的功能與性能，能生成產(chǎn)品制造文件，在設(shè)計階段對產(chǎn)品性能的分析前進了一大步。,3.電子設(shè)計自動化(EDA)階段20世紀(jì)90年代,可編程邏輯器件迅速發(fā)展,出現(xiàn)功能強大的全線EDA工具。具有較強抽象描述能力的硬件描述語言（VHDL、VerilogHDL）及高性能綜合工具的使用，使過去單功能電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)電子產(chǎn)品開發(fā)（即SOCSystemOna：單片系統(tǒng)、或片上系統(tǒng)集成）。開始實現(xiàn)：“概念驅(qū)動工程”（ConceptDriverEngineeringCDE）的夢想。,的廣義定義范圍包括：半導(dǎo)體工藝設(shè)計自動化、可編程器件設(shè)計自動化、電子系統(tǒng)設(shè)計自動化、印刷電路板設(shè)計自動化、仿真與測試、故障診斷自動化、形式驗證自動化統(tǒng)稱為工程,技術(shù)的狹義定義：以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式，以計算機、大規(guī)模可編程器件的開發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具，自動完成用軟件方式描述的電子系統(tǒng)的硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分割，邏輯綜合及優(yōu)化、布局布線、邏輯仿真，直至完成對特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T多學(xué)科融合的新技術(shù)。,1.3傳統(tǒng)設(shè)計方法和方法的區(qū)別,傳統(tǒng)設(shè)計方法：系統(tǒng)測試與性能分析完整系統(tǒng)構(gòu)成電路板設(shè)計固定功能元件,傳統(tǒng)設(shè)計方法的缺點,設(shè)計依賴手工和經(jīng)驗設(shè)計依賴于現(xiàn)有的通用元器件設(shè)計后期的仿真和調(diào)試自下而上設(shè)計思想的局限設(shè)計實現(xiàn)周期長，靈活性差，耗時耗力，效率低下。.,設(shè)計方法,設(shè)計思想不同：自上而下（）的設(shè)計方法自上而下是指將數(shù)字系統(tǒng)的整體逐步分解為各個子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)進一步分解為更小的子系統(tǒng)和模塊，層層分解，直至將整個系統(tǒng)中各個子系統(tǒng)關(guān)系合理，并便于邏輯電路級的設(shè)計和實現(xiàn)為止。自上而下設(shè)計中可逐層描述，逐層仿真，保證滿足系統(tǒng)指標(biāo)。,方法：（）：ApplicationSpecificIntegratedCircuits,系統(tǒng)規(guī)格設(shè)計功能級描述、仿真模塊劃分、仿真邏輯綜合、優(yōu)化、布局布線定時仿真、定時檢查輸出門級網(wǎng)表芯片投片、器件編程、測試,與傳統(tǒng)的基于電路板的設(shè)計方法不同，技術(shù)是基于芯片的設(shè)計方法：可編程邏輯器件芯片設(shè)計電路板構(gòu)成電子系統(tǒng),描述方式不同：傳統(tǒng)設(shè)計方法采用電路圖為主；設(shè)計方法以硬件描述語言（HardDescripationLanguage）為主設(shè)計手段不同：傳統(tǒng)設(shè)計方法以手工設(shè)計為主；設(shè)計方法為自動實現(xiàn)。其方案驗證與設(shè)計、系統(tǒng)邏輯綜合、布局布線、性能仿真、器件編程等均由工具一體化完成。,傳統(tǒng)方法與方法比較：,方法自上至下（TopBottom）2.PLD(可編程邏輯器件）系統(tǒng)設(shè)計的早期進行仿真和修改多種設(shè)計文件，發(fā)展趨勢以描述文件為主自動實現(xiàn),傳統(tǒng)方法自下至上（BottomUp）2.通用的邏輯元器件系統(tǒng)設(shè)計的后期進行仿真和調(diào)試主要設(shè)計文件是電路原理圖手工實現(xiàn),技術(shù)極大地降低硬件電路設(shè)計難度，提高設(shè)計效率，是電子系統(tǒng)設(shè)計方法的質(zhì)的飛躍。,1.EDA技術(shù)的主要內(nèi)容,EDA技術(shù)涉及面廣，內(nèi)容豐富，從教學(xué)和實用的角度看，究竟應(yīng)掌握些什么內(nèi)容呢?主要應(yīng)掌握如下四個方面的內(nèi)容：大規(guī)?？删幊踢壿嬈骷娮酉到y(tǒng)設(shè)計的載體）；硬件描述語言（描述方式）；軟件開發(fā)工具、開發(fā)系統(tǒng)（設(shè)計工具）；實驗開發(fā)系統(tǒng)（實驗開發(fā)系統(tǒng)）；。,1.大規(guī)?？删幊踢壿嬈骷删幊踢壿嬈骷?簡稱PLD)是一種由用戶編程以實現(xiàn)某種邏輯功能的新型邏輯器件。FPGA（現(xiàn)場可編程門陣列）CPLD（復(fù)雜可編程邏輯器件）國際上生產(chǎn)FPGA/CPLD的主流公司，并且在國內(nèi)占有市場份額較大的主要是Xilinx，Altera，Lattice三家公司。FPGA/CPLD顯著優(yōu)點：開發(fā)周期短、投資風(fēng)險小、產(chǎn)品上市速度快、市場適應(yīng)能力強、硬件修改升級方便。,對于一個開發(fā)項目，究竟是選擇FPGA還是選擇CPLD呢?主要看開發(fā)項目本身的需要。對于普通規(guī)模，且產(chǎn)量不是很大的產(chǎn)品項目，通常使用CPLD比較好。對于大規(guī)模的邏輯設(shè)計ASIC設(shè)計，或單片系統(tǒng)設(shè)計，則多采用FPGA。另外，F(xiàn)PGA掉電后將丟失原有的邏輯信息，所以在實用中需要為FPGA芯片配置一個專用ROM。,2.硬件描述語言(HDLHardwareDescriptionLanguage)常用的硬件描述語言有VHDL、Verilog、ABEL。VHDL：IEEE標(biāo)準(zhǔn)，系統(tǒng)抽象描述能力較強。Verilog：IEEE標(biāo)準(zhǔn)，適用于RTL級和門電路級的描述，其綜合過程較VHDL稍簡單，但其在高級描述方面不如VHDL。ABEL：一種支持各種不同輸入方式的HDL，被廣泛用于各種可編程邏輯器件的邏輯功能設(shè)計，由于其語言描述的獨立性，因而適用于各種不同規(guī)模的可編程器件的設(shè)計。VHDL與Verilog語言將承擔(dān)幾乎全部的數(shù)字系統(tǒng)設(shè)計任務(wù)。,3.軟件開發(fā)工具開發(fā)工具分為：集成化的開發(fā)系統(tǒng)；特定功能的開發(fā)軟件：綜合軟件仿真軟件,集成化的開發(fā)系統(tǒng)Altera公司：QuartusII、MAX+plusII系列Xilinx公司：ISEFoundation、Alliance系列Lattice公司：ispDesignEXPERT系列,特定功能的開發(fā)軟件,綜合類：Synplicity公司的SynplifySynplifyPro、FPGAcompilerMentor公司的LeonardoSpectrum仿真類：ModelTech公司的ModelsimAldec公司的ActiveHDLCadence公司的NC-Verilog、NC-VHDL、NC-sim,4.實驗開發(fā)系統(tǒng)提供芯片下載電路及EDA實驗/開發(fā)的外圍資源(類似于用于單片機開發(fā)的仿真器)，供硬件驗證用。一般包括：各類基本信號發(fā)生模塊，包括時鐘、脈沖、高低電平等；FPGA/CPLD輸出信息顯示模塊，包括數(shù)碼顯示、發(fā)光管顯示、聲響指示等；監(jiān)控程序模塊，提供“電路重構(gòu)軟配置”；目標(biāo)芯片適配座以及上面的FPGA/CPLD目標(biāo)芯片和編程下載電路。,1.5EDA軟件系統(tǒng)的構(gòu)成,EDA技術(shù)研究的對象是電子設(shè)計的全過程，有系統(tǒng)級、電路級和物理級3個層次的設(shè)計。從專用集成電路ASIC開發(fā)與應(yīng)用角度看，EDA軟件系統(tǒng)包含以下子模塊：設(shè)計輸入子模塊、設(shè)計數(shù)據(jù)庫子模塊、分析驗證子模塊、綜合仿真子模塊、布局布線子模塊等。,(1)設(shè)計輸入子模塊：接受用戶的設(shè)計描述(圖形描述輸入、硬件描述語言(HDL)描述輸入，還能接受圖文混合描述輸入)，并進行語義正確性、語法規(guī)則的檢查。(2)設(shè)計數(shù)據(jù)庫子模塊：該模塊存放系統(tǒng)提供的庫單元以及用戶的設(shè)計描述和中間設(shè)計結(jié)果。,(3)分析驗證子模塊：該模塊包括各個層次的模擬驗證、設(shè)計規(guī)則的檢查、故障診斷等。(4)綜合仿真子模塊：該模塊包括各個層次的綜合工具，理想的情況是：從高層次到低層次的綜合仿真全部由EDA工具自動實現(xiàn)。,(5)布局布線子模塊：該模塊實現(xiàn)由邏輯設(shè)計到物理實現(xiàn)的映射，因此與物理實現(xiàn)的方式密切相關(guān)。近些年，許多生產(chǎn)可編程邏輯器件的公司都相繼推出適于開發(fā)自己公司器件的EDA工具，這些工具一般都具有上面提到的各個模塊，操作簡單，對硬件環(huán)境要求低，運行平臺是PC機和Windows或WindowsNT操作系統(tǒng)。如Xilinx、Altera、Lattice、Actel、AMD等器件公司都有自己的EDA工具。,EDA工具不只面向ASIC的應(yīng)用與開發(fā)，還有涉及電子設(shè)計各個方面的EDA工具，包括數(shù)字電路設(shè)計、模擬電路設(shè)計、數(shù)?；旌显O(shè)計、系統(tǒng)設(shè)計、仿真驗證等電子設(shè)計的許多領(lǐng)域。這些工具對硬件環(huán)境要求高，一般運行平臺要求是工作站和UNIX操作系統(tǒng)，功能齊全、性能優(yōu)良，一般由專門開發(fā)EDA軟件工具的軟件公司提供，如Cadence、MentelGraphics、Viewlogic、Synopsys等軟件公司都有其特色工具。,1.6EDA工具的發(fā)展趨勢,1.設(shè)計輸入工具的發(fā)展趨勢發(fā)展趨勢是以硬件描述語言（HDL）為主。早期EDA工具設(shè)計輸入普遍采用原理圖輸入方式，原理圖輸入方式的優(yōu)點是直觀，能滿足以設(shè)計分析為主的一般要求，但是原理圖輸入方式不適合用EDA綜合工具。20世紀(jì)80年代末，電子設(shè)計開始采用新的綜合工具，設(shè)計描述開始由原理圖設(shè)計描述轉(zhuǎn)向以各種硬件描述語言為主的編程方式。用硬件描述語言描述設(shè)計，更接近系統(tǒng)行為描述，且便于綜合，更適于傳遞和修改設(shè)計信息，還可以建立獨立于工藝的設(shè)計文件，不便之處是不太直觀，要求設(shè)計師學(xué)會編程。,2.具有混合信號處理能力的EDA工具數(shù)?；旌闲盘柕奶幚頂?shù)字信號的描述：VHDL、VerilogHDL,3.更為有效的仿真工具的發(fā)展仿真分為：功能仿真（前仿真、系統(tǒng)級仿真）驗證系統(tǒng)的功能時序仿真（后仿真、電路級仿真）驗證系統(tǒng)的時序特性、系統(tǒng)性能。仿真是系統(tǒng)驗證的主要手段，是整個電子設(shè)計中花費時間最多的環(huán)節(jié)。,4.更為理想的設(shè)計綜合工具的開發(fā)綜合：將高層次描述自動轉(zhuǎn)換為低層次描述的過程，是技術(shù)的核心。設(shè)計的描述層次：行為級寄存器傳輸級門級版圖級設(shè)計前端設(shè)計后端綜合分為：行為綜合、邏輯綜合、前端綜合、版圖綜合、測試綜合,設(shè)計綜合工具由最初的只能實現(xiàn)邏輯綜合，逐步發(fā)展到可以實現(xiàn)設(shè)計前端的綜合，直到設(shè)計后端的版圖綜合以及測試綜合的理想且完整的綜合工具。設(shè)計前端的綜合工具，可以實現(xiàn)從算法級的行為描述到寄存器傳輸級結(jié)構(gòu)描述的轉(zhuǎn)換，給出滿足約束條件的硬件結(jié)構(gòu)。在確定寄存器傳輸結(jié)構(gòu)描述后，由邏輯綜合工具完成硬件的門級結(jié)構(gòu)的描述，邏輯綜合的結(jié)果將作為版圖綜合的輸入數(shù)據(jù)，進行版圖綜合。版圖綜合則是將門級和電路級的結(jié)構(gòu)描述轉(zhuǎn)換成物理版圖的描述，版圖綜合時將通過自動交互的設(shè)計環(huán)境，實現(xiàn)按面積、速度和功率完成布局布線的優(yōu)化，實現(xiàn)最佳的版圖設(shè)計。人們希望將設(shè)計測試工作盡可能地提前到設(shè)計前期，以便縮短設(shè)計周期，減少測試費用，因此測試綜合貫穿在設(shè)計過程的始終。測試綜合時可以消除設(shè)計中的冗余邏輯，診斷不可測的邏輯結(jié)構(gòu)，自動插入可測性結(jié)構(gòu)，生成測試向量；當(dāng)整個電路設(shè)計完成時，測試設(shè)計也隨之完成。,1.7EDA的工程設(shè)計流程,1.源程序的編輯和編譯2.邏輯綜合和優(yōu)化3.目標(biāo)器件的布線/適配4.目標(biāo)器件的編程/下載5.設(shè)計過程中的有關(guān)仿真6.硬件仿真/硬件測試,圖1.1EDA工程設(shè)計流程圖,1.8數(shù)字系統(tǒng)的設(shè)計方法,數(shù)字系統(tǒng)設(shè)計有多種方法，如模塊設(shè)計法、自頂向下設(shè)計法和自底向上設(shè)計法等。數(shù)字系統(tǒng)的設(shè)計一般采用自頂向下、由粗到細、逐步求精的方法。自頂向下是指將數(shù)字系統(tǒng)的整體逐步分解為各個子系統(tǒng)和模塊，若子系統(tǒng)