I2C總線時序詳解

1、.i2c總線時序詳解i2c總線位傳輸由于連接到i2c 總線的器件有不同種類的工藝（cmos、nmos、雙極性），邏輯0（低）和邏輯1（高）的電平不是固定的，它由電源vcc的相關電平?jīng)Q定，每傳輸一個數(shù)據(jù)位就產生一個時鐘脈沖。 數(shù)據(jù)的有效性sda 線上的數(shù)據(jù)必須在時鐘的高電平周期保持穩(wěn)定。數(shù)據(jù)線的高或低電平狀態(tài)只 有在scl 線的時鐘信號是低電平時才能改變 。i2c位傳輸數(shù)據(jù)有效性起始和停止條件scl 線是高電平時，sda 線從高電平向低電平切換，這個情況表示起始條件； scl 線是高電平時，sda 線由低電平向高電平切換，這個情況表示停止條件。 起始和停止條件一般由主機產生，總線在起始條件后被認

2、為處于忙的狀態(tài) 精品.起始和停止條件，在停止條件的某段時間后總線被認為再次處于空閑狀態(tài)。 如果產生重復起始條件而不產生停止條件，總線會一直處于忙的狀態(tài)，此時的起始條件（s）和重復起始條件（sr） 在功能上是一樣的。i2c總線數(shù)據(jù)傳輸字節(jié)格式發(fā)送到sda 線上的每個字節(jié)必須為8 位，每次傳輸可以發(fā)送的字節(jié)數(shù)量不受限制。每個字節(jié)后必須跟一個響應位。首先傳輸?shù)氖菙?shù)據(jù)的最高位（msb），如果從機要完成一些其他功能后（例如一個內部中斷服務程序）才能接收或發(fā)送下一個完整的數(shù)據(jù)字節(jié)，可以使時鐘線scl 保持低電平，迫使主機進入等待狀態(tài)，當從機準備好接收下一個數(shù)據(jù)字節(jié)并釋放時鐘線scl 后數(shù)據(jù)傳輸繼續(xù)。 應答

3、響應數(shù)據(jù)傳輸必須帶響應，相關的響應時鐘脈沖由主機產生。在響應的時鐘脈沖期間發(fā)送器釋放sda 線（高）。 在響應的時鐘脈沖期間，接收器必須將sda 線拉低，使它在這個時鐘脈沖的高電平期間保持穩(wěn)定的低電平。 通常被尋址的接收器在接收到的每個字節(jié)后，除了用cbus 地址開頭的數(shù) 。精品. i2c總線數(shù)據(jù)傳輸和應答據(jù)，必須產生一個響應。當從機不能響應從機地址時（例如它正在執(zhí)行一些實時函數(shù)不能接收或發(fā)送），從機必須使數(shù)據(jù)線保持高電平，主機然后產生一個停止條件終止傳輸或者產生重復起始條件開始新的傳輸。 如果從機接收器響應了從機地址，但是在傳輸了一段時間后不能接收更多數(shù)據(jù)字節(jié)，主機必須再一次終止傳輸。這個情

4、況用從機在第一個字節(jié)后沒有產生響應來表示。從機使數(shù)據(jù)線保持高電平，主機產生一個停止或重復起始條件。 如果傳輸中有主機接收器，它必須通過在從機不產生時鐘的最后一個字節(jié)不產生一個響應，向從機發(fā)送器通知數(shù)據(jù)結束。從機發(fā)送器必須釋放數(shù)據(jù)線，允許主機產生一個停止或重復起始條件。尋址方式7位尋址第一個字節(jié)的頭7 位組成了從機地址，最低位（lsb）是第8 位，它決定了傳輸?shù)?普通的和帶重復開始條件的7位地址格式精品.方向。第一個字節(jié)的最低位是“0”，表示主機會寫信息到被選中的從機；“1”表示主機會向從機讀信息，當發(fā)送了一個地址后，系統(tǒng)中的每個器件都在起始條件后將頭7 位與它自己的地址比較，如果一樣，器件會判

5、定它被主機尋址，至于是從機接收器還是從機發(fā)送器，都由r/w 位決定。 10位尋址10位尋址和7 位尋址兼容，而且可以結合使用。 10位尋址采用了保留的1111xxx 作為起始條件（s），或重復起始條件（sr ）的后第一個字節(jié)的頭7 位。 10 位尋址不會影響已有的7 位尋址，有7 位和10 位地址的器件可以連接 i2c總線10位地址格式到相同的i2c 總線。它們都能用于標準模式（f/s）和高速模式（hs）系統(tǒng)。 保留地址位1111xxx 有8 個組合，但是只有4 個組合11110xx 用于10 位尋址，剩下的4個組合11111xx 保留給后續(xù)增強的i2c 總線。 10 位從機地址是由在起始條件

6、（s） 或重復起始條件（sr ）后的頭兩個字節(jié)組成。 第一個字節(jié)的頭7 位是11110xx 的組合，其中最后兩位（xx） 是10 位地址的兩個最高位（msb）。 第一個字節(jié)的第8 位是r/w 位，決定了傳輸?shù)姆较?，第一個字節(jié)的最低位是“0”表示主機將寫信息到選中的從機，“1 ”表示主機將向從機讀信息。 如果r/w 位是“0 ”，則第二個字節(jié)是10 位從機地址剩下的8 位；如果r/w 位是“1” 則下一個字節(jié)是從機發(fā)送給主機的數(shù)據(jù)。 編輯本段快速和高速模式快速模式快速模式器件可以在400kbit/s 下接收和發(fā)送。最小要求是：它們可以和400kbit/s 傳輸同步，可以延長scl 信號的低電平周

7、期來減慢傳輸?？焖倌Ｊ狡骷枷蛳录嫒?，可以和標準模式器件在0100kbit/s 的i2c 總線系統(tǒng)通訊。但是，由于標準模式器件不向上兼容，所以不能在快速模式i2c 總線系統(tǒng)中工作?？焖倌Ｊ絠2c 總線規(guī)范與標準模式相比有以下額外的特征： 精品.1、最大位速率增加到400kbit/s； 2、調整了串行數(shù)據(jù)（sda） 和串行時鐘（scl ）信號的時序； 3、快速模式器件的輸入有抑制毛刺的功能，sda 和scl輸入有施密特觸發(fā)器； 4、快速模式器件的輸出緩沖器對sda 和scl 信號的下降沿有斜率控制功能； 5、如果快速模式器件的電源電壓被關斷，sda 和scl 的i/o 管腳必須懸空，不能阻塞總線

8、； 6、連接到總線的外部上拉器件必須調整以適應快速模式i2c 總線更短的最大允許上升時間。對于負載最大是200pf 的總線，每條總線的上拉器件可以是一個電阻，對于負載在200pf400pf 之間的總線，上拉器件可以是一個電流源（最大值3ma ）或者是一個開關電阻電路。 高速模式高速模式（hs 模式）器件對i2c 總線的傳輸速度有具大的突破。hs 模式器件可以在高達3.4mbit/s 的位速率下傳輸信息，而且保持完全向下兼容快速模式或標準模式（f/s 模式）器件，它們可以在一個速度混合的總線系統(tǒng)中雙向通訊。 hs 模式傳輸除了不執(zhí)行仲裁和時鐘同步外，與f/s 模式系統(tǒng)有相同的串行總線協(xié)議和數(shù)據(jù)格

9、式。 高速模式下i2c 總線規(guī)范如下： 1、hs 模式主機器件有一個sdah 信號的開漏輸出緩沖器和一個在sclh 輸出的開漏極下拉和電流源上拉電路。這個電流源電路縮短了sclh 信號的上升時間，任何時侯在hs 模式，只有一個主機的電流源有效； 2、在多主機系統(tǒng)的hs 模式中，不執(zhí)行仲裁和時鐘同步，以加速位處理能力。仲裁過程一般在前面用f/s 模式傳輸主機碼后結束； 3、hs 模式主機器件以高電平和低電平是1:2 的比率產生一個串行時鐘信號。解除了建立和保持時間的時序要求； 4、可以選擇hs 模式器件有內建的電橋。在hs 模式傳輸中，hs 模式器件的高速數(shù)據(jù)（sdah）和高速串行時鐘（sclh

10、 ）線通過這個電橋與f/s 模式器件的sda 和scl 線分隔開來。減輕了sdah 和sclh 線的電容負載，使上升和下降時間更快； 5、hs 模式從機器件與f/s 從機器件的唯一差別是它們工作的速度。hs 模式從機在sclh 和sdah輸出有開漏輸出的緩沖器。sclh 管腳可選的下拉晶體管可以用于拉長sclh 信號的低電平，但只允許在hs 模式傳輸?shù)捻憫缓筮M行； 精品.6、hs 模式器件的輸出可以抑制毛刺，而且sdah 和sclh 輸出有一個施密特觸發(fā)器； 7、hs 模式器件的輸出緩沖器對sdah 和sclh 信號的下降沿有斜率控制功能。11/* 函數(shù)名 ：讀一個字節(jié)數(shù)據(jù)* 入口參數(shù): 無

11、* 注意 ：* 說明 ：*/uchar i2creadbyte( void ) uchar rbyte = 0;uchar i = 0; for(i = 0; i 8; i+ ) rbyte = rbyte 1; /非常注意.此語句不放在循環(huán)體內最后. sda = 1; /sda為輸入 scl = 1; nop_5; if( sda = 1 ) rbyte = rbyte | 0x01; scl = 0; return rbyte;2從地址讀數(shù)據(jù)第249行為什么還要加一個i2cstart()?3為什么循環(huán)變量定義為uchar類型？4寫字節(jié)子程序void i2c_write_n( uchar deviceaddress, uchar byteaddress, uchar