西電計算機(jī)VLSI第三次上機(jī)報告_第1頁
西電計算機(jī)VLSI第三次上機(jī)報告_第2頁
西電計算機(jī)VLSI第三次上機(jī)報告_第3頁
西電計算機(jī)VLSI第三次上機(jī)報告_第4頁
西電計算機(jī)VLSI第三次上機(jī)報告_第5頁
已閱讀5頁，還剩7頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、VLSI第三次上機(jī)報告1.實驗?zāi)康?1. 掌握行波進(jìn)位加法器超前進(jìn)位加法器結(jié)構(gòu)。2. 對比以上兩種加法器的運(yùn)算速度。3. 進(jìn)一步掌握S-EDIT軟件。2.題目:設(shè)計多位加法器電路。1. 用S-EDIT軟件分別實現(xiàn)4bit和16bit行波加法器電路。2. 用T-SPICE軟件仿真上述兩個加法器，并用W-EDIT觀察得到的進(jìn)位延時大小，從結(jié)果分析進(jìn)行行波進(jìn)位加法器的進(jìn)位延時和位數(shù)的關(guān)系。3. 用S-EDIT軟件實現(xiàn)4bit超前進(jìn)位加法器電路。4. 用T-SPICE軟件仿真上述加法器，并用W-EDIT觀察得到的進(jìn)位延時大小，并將它和4bit行波進(jìn)位加法器的進(jìn)位延時比較。5. 附上關(guān)鍵電路圖電路管級原

2、理圖和1-bit全加器、4bit和16bit行波進(jìn)位加法器、4bit超前進(jìn)位加法器的結(jié)構(gòu)圖。6. 參數(shù)條件:使用m12_125模型；設(shè)Cin=0,所有NMOS的寬長比W/L=2.5um/1.25um，所有PMOS的寬長比W/L=5um/1.25um。3.關(guān)鍵電路:AND2:AND3:NAND2:OR2:NOR2:OR3:INV:一位全加器:XOR2:4BIT串行加法器:.probe.options probefilename=File0.dat+ probesdbfile=File0.sdb+ probetopmodule=Module0.include D:Program Filestann

3、erTSpice70modelsml2_125.mdVDD Vdd Gnd 5.SUBCKT AND2 A B Vout Gnd VddM1 N3 A N1 Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M2 N1 B Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M3 Vout N3 Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M4 N3 Gnd Vdd Vdd PMOS L=1.25u W=5u AD

4、=66p PD=24u AS=66p PS=24uM5 Vdd Gnd Vout Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24u.ENDS.SUBCKT AND3 A B C Vout Gnd VddM1 N3 A N1 Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M2 N1 B N5 Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M3 N5 C Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24

5、u AS=66p PS=24u M4 Vout N3 Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M5 N3 Gnd Vdd Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24uM6 Vdd Gnd Vout Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24u.ENDS.SUBCKT INV A Vout Gnd VddM1 Vout A Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p

6、 PS=24u M2 Vdd Gnd Vout Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24u.ENDS.SUBCKT NOR2 A B Vout Gnd VddM1 Vout B Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M2 Gnd A Vout Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M3 Vout Gnd Vdd Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS

7、=24u.ENDS.SUBCKT OR2 A B Vout Gnd VddM1 N3 B Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M2 Gnd A N3 Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M3 Vout N3 Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M4 N3 Gnd Vdd Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24uM5 Vd

8、d Gnd Vout Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24u.ENDS.SUBCKT OR3 A B C Vout Gnd VddM1 N2 A Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M2 Gnd B N2 Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M3 Gnd C N2 Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M4 Vout N2 Gn

9、d Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M5 Vdd N16 N2 Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24uM6 Vdd Gnd Vout Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24u.ENDS.SUBCKT OneAdd A B Carry Cin Sum Gnd VddXAND2_1 A B N18 Gnd Vdd AND2XAND2_2 N25 Cin N9 Gnd Vdd AND2XAND2_3 N29 N2

10、1 N17 Gnd Vdd AND2XAND3_1 A B Cin N12 Gnd Vdd AND3XINV_1 N29 Carry Gnd Vdd INVXINV_2 N2 Sum Gnd Vdd INVXNOR2_1 N17 N12 N2 Gnd Vdd NOR2XNOR2_2 N9 N18 N29 Gnd Vdd NOR2XOR2_1 A B N25 Gnd Vdd OR2XOR3_1 A B Cin N21 Gnd Vdd OR3.ENDSXOneAdd_1 B0 A0 N1 Gnd Sum0 Gnd Vdd OneAddXOneAdd_2 B1 A1 N2 N1 Sum1 Gnd V

11、dd OneAddXOneAdd_3 B2 A2 N3 N2 Sum2 Gnd Vdd OneAddXOneAdd_4 B3 A3 Cout N3 Sum3 Gnd Vdd OneAddV1 A3 0 5 V2 A2 0 5 V3 A1 0 5 V4 A0 0 5 V5 B3 0 0V6 B2 0 0V7 B1 0 0V8 B0 0 pulse(5 0 0 0 0 50ns 100ns).tran 1n 200n.print tran A3 A2 A1 A0 B3 B2 B1 B0+ Sum3 Sum2 Sum1 Sum0 Cout .end進(jìn)位延時約為7ns16BIT 串行加法器:* SPI

12、CE netlist written by S-Edit Win32 7.03* Written on Nov 10, 2009 at 23:02:58* Waveform probing be.options probefilename=File0.dat+ probesdbfile=File0.sdb+ probetopmodule=Module0.include D:Program FilestannerTSpice70modelsml2_125.md.SUBCKT AND2 A B Vout Gnd VddM1 N3 A N1 Gnd NMOS L=1.25u

13、W=2.5u AD=66p PD=24u AS=66p PS=24u M2 N1 B Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M3 Vout N3 Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M4 N3 Gnd Vdd Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24uM5 Vdd Gnd Vout Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24u.ENDS.

14、SUBCKT AND3 A B C Vout Gnd VddM1 N3 A N1 Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M2 N1 B N5 Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M3 N5 C Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M4 Vout N3 Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M5 N3 Gnd Vdd

15、 Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24uM6 Vdd Gnd Vout Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24u.ENDS.SUBCKT INV A Vout Gnd VddM1 Vout A Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M2 Vdd Gnd Vout Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24u.ENDS.SUBCKT NOR2 A B V

16、out Gnd VddM1 Vout B Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M2 Gnd A Vout Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M3 Vout Gnd Vdd Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24u.ENDS.SUBCKT OR2 A B Vout Gnd VddM1 N3 B Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS

17、=24u M2 Gnd A N3 Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M3 Vout N3 Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M4 N3 Gnd Vdd Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24uM5 Vdd Gnd Vout Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24u.ENDS.SUBCKT OR3 A B C Vout Gnd VddM

18、1 N2 A Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M2 Gnd B N2 Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M3 Gnd C N2 Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M4 Vout N2 Gnd Gnd NMOS L=1.25u W=2.5u AD=66p PD=24u AS=66p PS=24u M5 Vdd N16 N2 Vdd PMOS L=1.25u W=5u AD=66p

19、 PD=24u AS=66p PS=24uM6 Vdd Gnd Vout Vdd PMOS L=1.25u W=5u AD=66p PD=24u AS=66p PS=24u.ENDS.SUBCKT OneAdd A B Carry Cin Sum Gnd VddXAND2_1 A B N18 Gnd Vdd AND2XAND2_2 N25 Cin N9 Gnd Vdd AND2XAND2_3 N29 N21 N17 Gnd Vdd AND2XAND3_1 A B Cin N12 Gnd Vdd AND3XINV_1 N29 Carry Gnd Vdd INVXINV_2 N2 Sum Gnd

20、Vdd INVXNOR2_1 N17 N12 N2 Gnd Vdd NOR2XNOR2_2 N9 N18 N29 Gnd Vdd NOR2XOR2_1 A B N25 Gnd Vdd OR2XOR3_1 A B Cin N21 Gnd Vdd OR3.ENDS* Main circuit: Module0XOneAdd_1 B0 A0 N16 Gnd Sum0 Gnd Vdd OneAddXOneAdd_2 B1 A1 N15 N16 Sum1 Gnd Vdd OneAddXOneAdd_3 B2 A2 N14 N15 Sum2 Gnd Vdd OneAddXOneAdd_4 B3 A3 N1

21、2 N14 Sum3 Gnd Vdd OneAddXOneAdd_5 B7 A7 N38 N2 Sum7 Gnd Vdd OneAddXOneAdd_6 B6 A6 N2 N6 Sum6 Gnd Vdd OneAddXOneAdd_7 B5 A5 N6 N9 Sum5 Gnd Vdd OneAddXOneAdd_8 B4 A4 N9 N12 Sum4 Gnd Vdd OneAddXOneAdd_9 B11 A11 N35 N34 Sum11 Gnd Vdd OneAddXOneAdd_10 B10 A10 N34 N36 Sum10 Gnd Vdd OneAddXOneAdd_11 B9 A9

22、 N36 N37 Sum9 Gnd Vdd OneAddXOneAdd_12 B8 A8 N37 N38 Sum8 Gnd Vdd OneAddXOneAdd_13 B15 A15 Cout N39 Sum15 Gnd Vdd OneAddXOneAdd_14 B14 A14 N39 N40 Sum14 Gnd Vdd OneAddXOneAdd_15 B13 A13 N40 N41 Sum13 Gnd Vdd OneAddXOneAdd_16 B12 A12 N41 N35 Sum12 Gnd Vdd OneAddVDD Vdd Gnd 5V1 A15 0 5 V2 A14 0 5 V3 A13 0 5 V4 A12 0 5 V5 A11 0 5 V6 A10 0 5 V7 A9 0 5 V8 A8 0 5 V9 A7 0 5 V10 A6 0 5 V11 A5 0 5 V12 A4 0 5 V13 A3 0 5 V14 A2 0 5 V15 A1 0 5 V16 A0 0 5 V17 B15 0 0V18 B14 0 0V19 B13 0 0V20 B12 0 0V

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論