組合邏輯電路

1、第三章 組合邏輯電路,3.1 概述,1. 組合邏輯電路的特點(diǎn) 數(shù)字邏輯電路分為類(lèi)：組合邏輯電路和時(shí)序邏輯電路。 組合電路邏輯功能特點(diǎn)：任意時(shí)刻的輸出僅取決于該時(shí)刻的輸入，而與信號(hào)作用前電路原來(lái)的狀態(tài)無(wú)關(guān)； 時(shí)序電路邏輯功能特點(diǎn)：任意時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而與信號(hào)作用前電路原來(lái)的狀態(tài)有關(guān),3.1 概述,3.1.1 組合邏輯電路的分析,2. 組合電路的分析步驟 （1）寫(xiě)表達(dá)式。由已知的邏輯圖，寫(xiě)出相應(yīng)的邏輯函數(shù)式； （2）化簡(jiǎn)。對(duì)函數(shù)式進(jìn)行化簡(jiǎn)； （3）列真值表。根據(jù)化簡(jiǎn)后的函數(shù)式列真值表，找出其邏輯功能。 （4）確定功能。根據(jù)真值表和邏輯表達(dá)式對(duì)邏輯電路進(jìn)行分析,最后確定其功能。給出

2、相應(yīng)的文字描述，或進(jìn)一步對(duì)該電路功能進(jìn)行改進(jìn),3.1.1 組合邏輯電路的概述,例：試分析圖示電路的邏輯功能,解：第一步：由邏輯圖可以寫(xiě)輸出F的邏輯表達(dá)式為,所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能,3.1.1 組合邏輯電路的概述,第二步：變換 F = AB+AC+BC 第三步：列出真值表,真值表,第四步：確定電路的邏輯功能。 由真值表可知，三個(gè)變量輸入，只有兩個(gè)及兩個(gè)以上變量取值為1時(shí)，輸出才為1?？梢?jiàn)電路可實(shí)現(xiàn)多數(shù)表決邏輯功能,3.1.1 組合邏輯電路的概述,由電路圖直接列出真值表的方法,3.1.1 組合邏輯電路的概述,3.1.2 組合邏輯電路的設(shè)計(jì),3. 組合邏

3、輯電路的設(shè)計(jì)方法,設(shè)計(jì)步驟： (1)分析設(shè)計(jì)要求，設(shè)置輸入輸出變量并邏輯賦值； (2)列真值表； (3)寫(xiě)出邏輯表達(dá)式，并化簡(jiǎn)； (4)畫(huà)邏輯電路圖,與分析過(guò)程相反，組合邏輯電路的設(shè)計(jì)是根據(jù)給定的實(shí)際邏輯問(wèn)題，求出實(shí)現(xiàn)其邏輯功能的最簡(jiǎn)單的邏輯電路,3.1.2 組合邏輯電路的設(shè)計(jì),2)列真值表,3) 由真值表寫(xiě)邏輯表達(dá)式，并化簡(jiǎn),化簡(jiǎn)得最簡(jiǎn)式,4) 畫(huà)邏輯電路圖,例： p75 3.1.5 p76 3.1.6,3.2 編碼器和譯碼器,人們?yōu)榻鉀Q實(shí)踐上遇到的各種邏輯問(wèn)題，設(shè)計(jì)了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當(dāng)中。為了方便使用，各廠家已經(jīng)把這些邏輯電路制造成

4、中規(guī)模集成的組合邏輯電路產(chǎn)品,比較常用的組合邏輯部件有編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器等等,1. 編碼器,用二進(jìn)制代碼表示文字、符號(hào)或者數(shù)碼等特定對(duì)象的過(guò)程，稱(chēng)為編碼。實(shí)現(xiàn)編碼的邏輯電路，稱(chēng)為編碼器,3.2 編碼器和譯碼器,目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。 若編碼狀態(tài)數(shù)為2n，編碼輸出位數(shù)為n，則稱(chēng)之為二進(jìn)制編碼器,1） 普通編碼器8線-3線編碼器,3.2 編碼器和譯碼器,任何時(shí)刻只允許輸入一個(gè)編碼請(qǐng)求,其它輸入取值組合不允許出現(xiàn)，為無(wú)關(guān)項(xiàng),3.2 編碼器和譯碼器,2）二進(jìn)制優(yōu)先編碼器（ Priority Encoder,在優(yōu)先編碼器中，允許同時(shí)輸入兩個(gè)以上的有

5、效編碼請(qǐng)求信號(hào)。當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。優(yōu)先級(jí)別的高低由設(shè)計(jì)者根據(jù)輸入信號(hào)的輕重緩急情況而定,3.2 編碼器和譯碼器,3.2 編碼器和譯碼器,3.2 編碼器和譯碼器,3.2 編碼器和譯碼器,3.2 編碼器和譯碼器,2. 譯碼器,譯碼： 編碼的逆過(guò)程，將編碼時(shí)賦予代碼的特定含義“翻譯”出來(lái)。 譯碼器： 實(shí)現(xiàn)譯碼功能的電路,輸入為 n位二進(jìn)制代碼，輸出為2n個(gè)狀態(tài)，則稱(chēng)之為二進(jìn)制譯碼器,1）二進(jìn)制譯碼器3-8譯碼器,1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1

6、1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1,0 X X X X X X 1 X X X X X X 1 X X X 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1,Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0,S S1 S2 A2 A1 A0,Outputs,Inputs,3.2 編碼器和譯碼

7、器,S為控制端（又稱(chēng)使能端）， S=1 譯碼工作； S=0 禁止譯碼， 輸出全1,3.2 編碼器和譯碼器,應(yīng)用舉例 （a）功能擴(kuò)展（利用使能端實(shí)現(xiàn),3.2 編碼器和譯碼器,b）實(shí)現(xiàn)組合邏輯函數(shù)F（A，B，C,例：試用74LS138譯碼器實(shí)現(xiàn)邏輯函數(shù),解：因?yàn)?3.2 編碼器和譯碼器,2）二-十進(jìn)制譯碼器,二-十進(jìn)制譯碼器的邏輯功能是將輸入的BCD碼譯成十個(gè)輸出信號(hào),3.2 編碼器和譯碼器,3.2 編碼器和譯碼器,3）顯示譯碼器,數(shù)字顯示器件 數(shù)字顯示器件是用來(lái)顯示數(shù)字、文字或者符號(hào)的器件，常見(jiàn)的有輝光數(shù)碼管、熒光數(shù)碼管、液晶顯示器、發(fā)光二極管數(shù)碼管、場(chǎng)致發(fā)光數(shù)字板、等離子體顯示板等等。我們主要

8、討論發(fā)光二極管數(shù)碼管,LED數(shù)碼管 LED數(shù)碼管又稱(chēng)為半導(dǎo)體數(shù)碼管，它是由多個(gè)LED按分段式封裝制成的。 LED數(shù)碼管有兩種形式：共陰型和共陽(yáng)型,3.2 編碼器和譯碼器,七段顯示LED數(shù)碼管 (a) 外形圖 (b) 共陰型 (c) 共陽(yáng)型,公共陰極,公共陽(yáng)極,3.2 編碼器和譯碼器,發(fā)光二極管（LED）的特點(diǎn)及其驅(qū)動(dòng)方式,LED具有許多優(yōu)點(diǎn)，它不僅有工作電壓低(1.53V)、體積小、壽命長(zhǎng)、可靠性高等優(yōu)點(diǎn)，而且響應(yīng)速度快(100ns)、亮度比較高。 一般LED的工作電流選在510mA，但不允許超過(guò)最大值（通常為50mA）。 LED可以直接由門(mén)電路驅(qū)動(dòng),R為限流電阻,3.2 編碼器和譯碼器,七段

9、顯示譯碼器7448的功能表,3.2 編碼器和譯碼器,稱(chēng)為消隱輸入/滅零輸出端，均為低電平有效,稱(chēng)為滅零輸入端，低電平有效，用于將無(wú)效的零滅掉,稱(chēng)為燈測(cè)試輸入端，低電平有效。當(dāng) 它為0時(shí)，數(shù)碼管顯示數(shù)字8，表明該數(shù)碼管正常工作；否則，數(shù)碼管不能正常顯示。數(shù)碼管正常顯示時(shí)接高電平,3.2 編碼器和譯碼器,例：用七段顯示譯碼器74LS48驅(qū)動(dòng)共陰型LED數(shù)碼管,3.2 編碼器和譯碼器,例：設(shè)計(jì)一個(gè)有滅零控制的10位數(shù)碼顯示系統(tǒng)，要求保留小數(shù)點(diǎn)后一位有效數(shù)字,3.2 編碼器和譯碼器,1. 加法器,1）1位加法器,半加器,3.3 加法器和數(shù)值比較器,全加器74LS183雙全加器,全加器能把本位兩個(gè)加數(shù)A

10、n 、 Bn 和來(lái)自低位的進(jìn)位Cn-1三者相加，得到求和結(jié)果Sn 和該位的進(jìn)位信號(hào)Cn,3.3 加法器和數(shù)值比較器,2）多位加法器,串行進(jìn)位加法器,3.3 加法器和數(shù)值比較器,用加法器設(shè)計(jì)組合邏輯電路,8421BCD碼,0011,余3碼,例：將8421BCD碼轉(zhuǎn)換成余3碼。 余3碼8421BCD碼3(即0011,3.3 加法器和數(shù)值比較器,2. 數(shù)值比較器,數(shù)值比較器：能夠比較數(shù)字大小的電路,由真值表寫(xiě)出邏輯表達(dá)式,由表達(dá)式畫(huà)出邏輯圖,真值表,1）1位數(shù)值比較器,3.3 加法器和數(shù)值比較器,3）數(shù)值比較器的位數(shù)擴(kuò)展 串聯(lián)方式 用2片7485組成8位二進(jìn)制數(shù)比較器,2） 4位二進(jìn)制數(shù)比較器集成數(shù)

11、值比較器7485,3.3 加法器和數(shù)值比較器,并聯(lián)方式,并聯(lián)方式比串聯(lián)方式的速度快,用5片7485組成16位二進(jìn)制數(shù)比較器,3.3 加法器和數(shù)值比較器,1. 數(shù)據(jù)選擇器（多路開(kāi)關(guān),能夠按照給定的地址將某個(gè)數(shù)據(jù)從一組數(shù)據(jù)中選出來(lái)的電路,3.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器,4選1數(shù)據(jù)選擇器,功能表,3.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器,4選1數(shù)據(jù)選擇器電路圖,3.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器,雙4選1數(shù)據(jù)選擇器74LS153,邏輯表達(dá)式,公共的 地址輸入端,獨(dú)立的數(shù)據(jù)輸入端和輸出端,選通控制端,74x153雙4選1數(shù)選器,3.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器,例：試用一片雙4選1數(shù)選器74LS153組成一個(gè)8選1數(shù)

12、據(jù)選擇器,解,3.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器,例：試用一個(gè)雙4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)邏輯函數(shù),解：令,3.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器,例：試用4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)如下邏輯函數(shù)的組合邏輯電路,解：邏輯函數(shù)變形為最小項(xiàng)之和形式,比較可得,D0=0，D1=1，D2=1，D3=1,3.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器,8選1數(shù)據(jù)選擇器的邏輯表達(dá)式,8選1數(shù)據(jù)選擇器74LS151,特點(diǎn)：輸出端為互補(bǔ)形式,3.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器,74LS151的真值表,數(shù)據(jù)選擇器的擴(kuò)展,怎樣用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù),基本原理,數(shù)據(jù)選擇器的主要特點(diǎn),1）具有標(biāo)準(zhǔn)與或表達(dá)式的形式。即,2）提供了地址

13、變量的全部最小項(xiàng),3）一般情況下，Di可以當(dāng)作一個(gè)變量處理,因?yàn)槿魏谓M合邏輯函數(shù)總可以用最小項(xiàng)之和的標(biāo)準(zhǔn)形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入Di來(lái)選擇地址變量組成的最小項(xiàng)mi，可以實(shí)現(xiàn)任何所需的組合邏輯函數(shù),基本步驟,確定數(shù)據(jù)選擇器,確定地址變量,2,1,n個(gè)地址變量的數(shù)據(jù)選擇器，不需要增加門(mén)電路，最多可實(shí)現(xiàn)n1個(gè)變量的函數(shù),3個(gè)變量，選用4選1數(shù)據(jù)選擇器,A1=A、A0=B,邏輯函數(shù),1,選用74LS153,2,74LS153有兩個(gè)地址變量,求Di,3,1）公式法,函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式,4選1數(shù)據(jù)選擇器輸出信號(hào)的表達(dá)式,比較L和Y，得,3,畫(huà)連線圖,4,4,求Di的方法,2）真值表法,求Di

14、的方法,3）圖形法,用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù),例,選用8選1數(shù)據(jù)選擇器74LS151,設(shè)A2=A、A1=B、A0=C,求Di,畫(huà)連線圖,本節(jié)小結(jié),數(shù)據(jù)選擇器是能夠從來(lái)自不同地址的多路數(shù)字信息中任意選出所需要的一路信息作為輸出的組合電路，至于選擇哪一路數(shù)據(jù)輸出，則完全由當(dāng)時(shí)的選擇控制信號(hào)決定。 數(shù)據(jù)選擇器具有標(biāo)準(zhǔn)與或表達(dá)式的形式，提供了地址變量的全部最小項(xiàng)，并且一般情況下，Di可以當(dāng)作一個(gè)變量處理。因?yàn)槿魏谓M合邏輯函數(shù)總可以用最小項(xiàng)之和的標(biāo)準(zhǔn)形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入Di來(lái)選擇地址變量組成的最小項(xiàng)mi，可以實(shí)現(xiàn)任何所需的組合邏輯函數(shù)。 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)的步驟：選用數(shù)據(jù)選擇器確定

15、地址變量求Di畫(huà)連線圖,3.4.3 1路-4路數(shù)據(jù)分配器,由地址碼決定將輸入數(shù)據(jù)送給哪路輸出,真值表,邏輯表達(dá)式,地址變量,輸入數(shù)據(jù),邏輯圖,3.4.4 集成數(shù)據(jù)分配器及其應(yīng)用,集成數(shù)據(jù)分配器,把二進(jìn)制譯碼器的使能端作為數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端作為地址碼輸入端，則帶使能端的二進(jìn)制譯碼器就是數(shù)據(jù)分配器,由74LS138構(gòu)成的1路-8路數(shù)據(jù)分配器,數(shù)據(jù)分配器的應(yīng)用,數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)分時(shí)傳送系統(tǒng),本節(jié)小結(jié),數(shù)據(jù)分配器的邏輯功能是將1個(gè)輸入數(shù)據(jù)傳送到多個(gè)輸出端中的1個(gè)輸出端，具體傳送到哪一個(gè)輸出端，也是由一組選擇控制信號(hào)確定。 數(shù)據(jù)分配器就是帶選通控制端即使能端的二進(jìn)制譯碼器。只

16、要在使用中，把二進(jìn)制譯碼器的選通控制端當(dāng)作數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端當(dāng)作選擇控制端就可以了。 數(shù)據(jù)分配器經(jīng)常和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)傳送系統(tǒng)。其主要特點(diǎn)是可以用很少幾根線實(shí)現(xiàn)多路數(shù)字信息的分時(shí)傳送,3.5 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn),一、競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象,在組合電路中，某一輸入變量經(jīng)不同途徑傳輸后，由于門(mén)電路的傳輸延遲時(shí)間的不同，則到達(dá)電路中某一會(huì)合點(diǎn)的時(shí)間有先有后，這種現(xiàn)象稱(chēng)為競(jìng)爭(zhēng),由于競(jìng)爭(zhēng)而使電路輸出出現(xiàn)不符合門(mén)電路穩(wěn)態(tài)下的邏輯功能的現(xiàn)象，即出現(xiàn)了尖峰脈沖（毛刺），這種現(xiàn)象稱(chēng)為冒險(xiǎn),正脈沖“1”型冒險(xiǎn),3.5 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn),AB,當(dāng)B=C=1時(shí),注意：競(jìng)爭(zhēng)的存在不一定都會(huì)產(chǎn)生

17、冒險(xiǎn)（毛刺,由于不同的傳輸路徑的門(mén)電路的延遲造成的競(jìng)爭(zhēng) 自競(jìng)爭(zhēng),負(fù)脈沖“0”型冒險(xiǎn),3.5 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn),由于門(mén)電路的兩個(gè)輸入信號(hào)同時(shí)向相反的電平跳變時(shí)有時(shí)間差造成的競(jìng)爭(zhēng) 互競(jìng)爭(zhēng),一個(gè)變量以原變量和反變量出現(xiàn)在邏輯函數(shù)F中時(shí)，則該變量是具有競(jìng)爭(zhēng)條件的變量。如果消去其他變量（令其他變量為0或1），留下具有競(jìng)爭(zhēng)條件的變量， 若函數(shù)出現(xiàn) 則產(chǎn)生負(fù)的尖峰脈沖的冒險(xiǎn)現(xiàn)象，“0”型冒險(xiǎn)； 若函數(shù)出現(xiàn) 則產(chǎn)生正的尖峰脈沖的冒險(xiǎn)現(xiàn)象，“1”型冒險(xiǎn),3.5 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn),二、競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的檢查方法,1. 代數(shù)識(shí)別法,3.5 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn),例：用代數(shù)識(shí)別法檢查競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象

18、,解：A是具有競(jìng)爭(zhēng)條件的變量,3.5 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn),例：用代數(shù)識(shí)別法判斷電路是否存在冒險(xiǎn)現(xiàn)象,解：A和C是具有競(jìng)爭(zhēng)條件的變量,變量C不存在冒險(xiǎn)現(xiàn)象,3.5 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn),如果兩卡諾圈相切，而相切處又未被其它卡諾圈包圍，則可能發(fā)生冒險(xiǎn)現(xiàn)象。 如圖，圖上兩卡諾圈相切，當(dāng)輸入變量ABC由011變?yōu)?11時(shí)，Y從一個(gè)卡諾圈進(jìn)入另一個(gè)卡諾圈，若把圈外函數(shù)值視為0，則函數(shù)值可能按 1- 0 -1 變化，從而出現(xiàn)毛刺,2. 卡諾圖識(shí)別法,由于競(jìng)爭(zhēng)-冒險(xiǎn)，在電路中產(chǎn)生的尖峰脈沖是電路中的噪聲，需要設(shè)法消除，常用的消除方法有： 1 引入封鎖脈沖； 2 引入選通脈沖； 3 修改邏輯設(shè)計(jì)； 4 接入濾波電容,1. 消除競(jìng)爭(zhēng)-冒險(xiǎn)的方法,三、