DRC-LVS-后仿真

1、設(shè)計(jì)規(guī)則檢查drc及一致性檢查lvs工具,2013年03月26日,浙大微電子,2,主要內(nèi)容,設(shè)計(jì)規(guī)則檢查drc (design rule check) 一致性檢查lvs (layout versus schematic) 后仿真（post-simulation） 演示,浙大微電子,3,浙大微電子,4,版圖繪制要根據(jù)一定的設(shè)計(jì)規(guī)則來進(jìn)行，也就是說一定要通過drc（design rule check）檢查。 編輯好的版圖通過了設(shè)計(jì)規(guī)則的檢查后，有可能還有錯(cuò)誤，這些錯(cuò)誤不是由于違反了設(shè)計(jì)規(guī)則，而是可能與實(shí)際線路圖不一致造成。版圖中少連了一根連線這樣的小毛病對整個(gè)芯片來說都是致命的，所以編輯好的版圖還

2、要通過lvs（layout versus schematic）驗(yàn)證。 編輯好的版圖通過寄生參數(shù)提取程序來提取出電路的寄生參數(shù)，電路仿真程序可以調(diào)用這個(gè)數(shù)據(jù)來進(jìn)行后仿真,浙大微電子,5,schematic,pre-sim,drc,lvs,post-sim,layout,浙大微電子,6,drc design rule check,浙大微電子,7,drc基本概念,drc 是為了保證版圖滿足流片廠的設(shè)計(jì)規(guī)則。 模擬版圖和自動(dòng)布局布線工具產(chǎn)生版圖都需要進(jìn)行drc,drc流程,浙大微電子,8,design rule的簡介,檢查版圖設(shè)計(jì)與工藝規(guī)則的一致性 基本設(shè)計(jì)規(guī)則包括各層的寬度、間距及不同層次之間的間距

3、、包含關(guān)系等 design rule的規(guī)定是基于工藝的變化而變化的 在特殊的設(shè)計(jì)需求下，design rule允許部分的彈性。但是設(shè)計(jì)人員需掌握違背了rule對電路的影響,浙大微電子,9,drc中常見術(shù)語,浙大微電子,10,浙大微電子,11,浙大微電子,12,drc工具簡介,mentor calibre cadence dracula synopsys hercules,浙大微電子,13,calibre drc流程,1.drc文件準(zhǔn)備 2.啟動(dòng)軟件 3.打開版圖 4.calibre 設(shè)置 5.check 6.查看結(jié)果 7.修改保存再進(jìn)行第5步，直到?jīng)]有錯(cuò)誤（密度錯(cuò)誤除外,浙大微電子,14,dr

4、c文件準(zhǔn)備,去流片廠網(wǎng)站下載最新版本drc文件 smicdr2r_cal40_log_ll_sali_p1mx_1tm_121825.drc 路徑/home/smic/smic40nmpdk/spdk40ll_1125_cds_prev1.3.3/spdk40ll_1125_1tm_cds_prev1.3.3/smic40ll_1125_1tm_cds_1p7m_2011_10_25_prev1.3.3/calibre/drc,浙大微電子,15,軟件啟動(dòng),與啟動(dòng)cadence軟件一樣 進(jìn)入要啟動(dòng)軟件的目錄 cd fsk (自己起的名字) source /opt/demo/cdsmmsim7_c

5、al11.env icfb,浙大微電子,16,打開版圖,注意：ppt中部分操作步驟是通過動(dòng)畫展示的，請用放映模式觀看,浙大微電子,17,啟動(dòng)calibre并設(shè)置1/2,浙大微電子,18,啟動(dòng)calibre并設(shè)置1/2,home/smic/smic40nmpdk/spdk40ll_1125_cds_prev1.3.3/spdk40ll_1125_1tm_cds_prev1.3.3/smic40ll_1125_1tm_cds_1p7m_2011_10_25_prev1.3.3/calibre/drc,浙大微電子,19,啟動(dòng)calibre并設(shè)置1/2,浙大微電子,20,啟動(dòng)calibre并設(shè)置1/2

6、,浙大微電子,21,啟動(dòng)calibre并設(shè)置1/2,浙大微電子,22,run drc,啟動(dòng)calibre并設(shè)置2/2,浙大微電子,23,結(jié)果查看,綠色對號 表示此項(xiàng) 檢查通過 紅色叉號 表示此項(xiàng) 檢查有誤,錯(cuò)誤情況說明,雙擊上圖數(shù)字，可以進(jìn)行錯(cuò)誤定位,浙大微電子,24,只顯示出錯(cuò)項(xiàng)目,去掉次復(fù)選框,浙大微電子,25,演示,浙大微電子,26,lvs layout versus schematic,浙大微電子,27,通過drc的版圖還需要進(jìn)行l(wèi)vs也就是版圖和線路圖比較。 實(shí)際上就是從版圖中提取出電路的網(wǎng)表來，再與線路圖的網(wǎng)表比較,浙大微電子,28,浙大微電子,29,版圖電路圖一致性檢查lvs,l

7、vs 目的就是為了檢查版圖與電路圖或者數(shù)字網(wǎng)表一致。 有三種lvs形式： 版圖對模擬電路圖 版圖對數(shù)字網(wǎng)表 版圖對混合網(wǎng)表（既有數(shù)字網(wǎng)表，又有模擬電路圖,浙大微電子,30,版圖對模擬電路圖lvs,1.準(zhǔn)備lvs文件 2.打開電路圖及版圖 3.啟動(dòng)calibre 4.設(shè)置 5.核對 6.查看結(jié)果 7.如果有錯(cuò)，修改版圖并保存，返回第5步，直到出現(xiàn)笑臉,浙大微電子,31,lvs文件準(zhǔn)備,去流片廠網(wǎng)站下載最新版本lvs文件 smicsp1r_cal40_ll_sali_p1mtx_11182533.lvs 路徑/home/smic/smic40nmpdk/calibre/lvs,浙大微電子,32,打

8、開電路圖及版圖,啟動(dòng)cadence軟件 打開要做lvs的電路圖和版圖,浙大微電子,33,打開版圖,浙大微電子,34,啟動(dòng)calibre并設(shè)置1/2,浙大微電子,35,home/smic/smic40nmpdk/spdk40ll_1125_cds_prev1.3.3/spdk40ll_1125_1tm_cds_prev1.3.3/smic40ll_1125_1tm_cds_1p7m_2011_10_25_prev1.3.3/calibre/lvs,浙大微電子,36,浙大微電子,37,第一次做選擇從schematic導(dǎo)出模擬網(wǎng)表，下次再做不需要選中次選項(xiàng)，只用在上面files中輸出第一次導(dǎo)出的模擬

9、網(wǎng)標(biāo),浙大微電子,38,浙大微電子,39,run lvs,浙大微電子,40,結(jié)果查看,浙大微電子,41,結(jié)果查看,浙大微電子,42,演示,浙大微電子,43,后仿真 post simulation,浙大微電子,44,提取版圖中的寄生參數(shù)并將其代入電路中進(jìn)行仿真。這就是我們所說的后仿真,浙大微電子,45,打開版圖,浙大微電子,46,啟動(dòng)calibre并設(shè)置1/2,浙大微電子,47,home/pdk/smic40llrf_1125_2tm_cds_1p8m_2012_10_30_v1.4/calibre/lvs/smicsp1rr1r_cal40_llrf_sali_plmtx_11182533_v

10、1.4_1r_xrc.lvs,浙大微電子,48,浙大微電子,49,netlist選擇生成格式為spectre，name從layout來,浙大微電子,50,run pex,浙大微電子,51,生成三個(gè)文件，其中*.netlist是主文件，包含版圖本身的元件，在主文件中有兩個(gè)include語句，將兩個(gè)寄生參數(shù)文件包含進(jìn)來 若采用spectre仿真器，需將三個(gè)文件都加上.scs的后綴（在主文件的include中也要做相應(yīng)的修改,浙大微電子,52,.netlist文件的修改 include前添加： library * section tt end后添加： endsection tt endlibrary * *可以是任意字符，注意前后一致即可,浙大微電子,53,打開symbol視圖，design-save as view name修改為spectre post simulation時(shí)調(diào)用這個(gè)symbol，在model庫中添加提取出來的.netlist.scs file,浙大微電子,54,修改symbol