集成門電路及其應(yīng)用ppt課件

1、集成門電路及其應(yīng)用,一、TTL門電路的特性及參數(shù) 1、開門電平、關(guān)門電平、閾值電壓； 2、開門電阻和關(guān)門電阻； 3、輸入噪聲容限； 4、扇出系數(shù)； 5、傳輸延遲時間。 二、OC門、三態(tài)門、傳輸門及應(yīng)用 三、門電路的使用注意事項 1、TTL門電路的使用注意事項； 2、 CMOS門電路的使用注意事項； 3、 TTL電路和 CMOS電路的接口。 四、組合邏輯電路的分析和設(shè)計 1、組合邏輯電路的定義及特點； 2、組合邏輯電路的分析； 3、組合邏輯電路的設(shè)計。 五、門電路的綜合應(yīng)用,教學(xué)內(nèi)容,思考討論： 1、電路設(shè)計的過程包括幾部分？ 2、電路設(shè)計中應(yīng)注意哪些問題,任務(wù)引入,1、開門電平、關(guān)門電平、閾值

2、電壓,一、TTL門電路的特性及主要參數(shù),1）開門電平UON,門電路打開能夠接收輸入信號時，允許輸入高電平的最小值（如與、與非門）；或低電平時的最大值（或、或非門,2）關(guān)門電平UOFF,門電路關(guān)閉不接收輸入信號時，允許輸入低電平的最大值（如與、與非門）；或高電平的最小值（或、或非門,3）閾值電壓UTH,門電路的輸出狀態(tài)發(fā)生跳轉(zhuǎn)時對應(yīng)的輸入電壓,RI 不大不小時，工作在線性區(qū)或轉(zhuǎn)折區(qū),RI 較小時，關(guān)門，輸出高電平,RI 較大時，開門，輸出低電平,ROFF,RON,RI 懸空時,2、開門電阻、關(guān)門電阻（以與非門為例,1) 關(guān)門電阻ROFF 在保證門電路輸出為額定高電平的條件下，所允許RI 的最大值

3、稱為關(guān)門電阻。典型的TTL門電路ROFF 0.7k,2) 開門電阻RON 在保證門電路輸出為額定低電平的條件下，所允許RI 的最小值稱為開門電阻。典型的TTL門電路RON 2.3k。 數(shù)字電路中要求輸入負(fù)載電阻RI RON或RI ROFF ，否則輸入信號將不在高低電平范圍內(nèi)。 振蕩電路則令 ROFF RI RON使電路處于轉(zhuǎn)折區(qū),1）輸入低電平噪聲容限,在保證輸入為低電平時允許在輸入信號上疊加的正向噪聲電壓，用UNL表示,3、輸入噪聲容限,UNL= UOFF - UIL-與非門,2）輸入高電平噪聲容限,在保證輸入為高電平時允許在輸入信號上疊加的負(fù)向噪聲電壓，用UNH表示,UNH=UIH -UO

4、N - -與非門,UNL越大，說明門電路輸入低電平時，抗正向干擾的能力越強(qiáng),UNH越大，說明門電路輸入高電平時，抗負(fù)向干擾的能力越強(qiáng),1）扇入系數(shù)Ni,門電路輸入端能夠接的輸入端的個數(shù),4、扇入系數(shù)和扇出系數(shù),2）扇出系數(shù)No,NI 越大，說明門電路輸入端攜帶同類門的個數(shù)越多,門電路輸出端能夠接的負(fù)載個數(shù),NO 越大，說明門電路輸出端攜帶負(fù)載的個數(shù)越多,Ni越大，說明門電路輸入端攜帶同類門的個數(shù)越多,1）上升沿延遲時間tPLH,5、傳輸延遲時間,2）下降沿延遲時間tPHL,tpd越大，說明門電路開關(guān)速度越低,3）平均延遲時間tpd,TTL系列數(shù)字電路的主要參數(shù)指標(biāo),1）高電平輸出電壓UOH：2

5、.7 3.4V，一般要求大于3.2V,2）高電平輸出電流IOH：一般為-0.4mA,3）低電平輸出電壓UOL：0.2 0.5V，一般要求小于0.35V,4）低電平輸出電流IOL：一般大于8mA,5）高電平輸入電壓UIH：一般為2V,6）高電平輸入電流IIH：一般不超過70uA,7）低電平輸入電壓UIL：一般為0.8V,8）低電平輸入電流IIL：一般不超過1.6mA,9）輸出短路電流IOS,10）電源電流,11）傳輸延遲時間tPLH和tPHL,12）時鐘脈沖fmax：74LS系列30MHz,IOH和IOL反映芯片帶載能力 IIH和IIL反映其對前級集成電路的影響,二、OC門、三態(tài)門、傳輸門及應(yīng)用

6、,問題： 普通的與非門輸出端能否并聯(lián)使用,1、OC門（或OD門,答：不能。 當(dāng)將兩個TTL“與非”門輸出端直接并聯(lián)時，會產(chǎn)生一個大電流（前1個門輸出高電平，后1個門輸出低電平時），將導(dǎo)致： 1、抬高門2的輸出低電平（該電平不高不低）； 2、會因功耗過大損壞門器件,注：TTL輸出端不能直接并聯(lián),表2 74系列TTL門電路主要參數(shù)的典型數(shù)據(jù),1）OC門的結(jié)構(gòu)與符號,電路結(jié)構(gòu)：輸出級是集電極開路的,邏輯符號：用“”表示集電極開路,圖1 集電極開路的TTL與非門 （a）電路 （b）邏輯符號,OC門的輸出端并聯(lián)，實現(xiàn)線與功能。RL為外接負(fù)載電阻,圖2 OC門的輸出端并聯(lián)實現(xiàn)線與功能,2）OC門的應(yīng)用,圖

7、3用OC門實現(xiàn)電平轉(zhuǎn)換的電路,用OC門實現(xiàn)電平轉(zhuǎn)換,2、三態(tài)門（TSL門,三態(tài)門電路的輸出有三種可能出現(xiàn)的狀態(tài)：高電平、低電平、高阻,何為高阻狀態(tài),懸空、懸浮狀態(tài)，又稱為禁止?fàn)顟B(tài)。 測電阻為，故稱為高阻狀態(tài)。 測電壓為0V，但不是接地。 因為懸空，所以測其電流為0A,控制端高電平有效的三態(tài)門,1) 三態(tài)門邏輯符號,控制端低電平有效的三態(tài)門,用“”表示輸出為三態(tài),當(dāng)EN = 1時，門電路輸出端處于懸空的高阻狀態(tài),當(dāng)EN = 0時，電路為正常的與非工作狀態(tài)，所以稱控制端低電平有效,2）三態(tài)門的主要應(yīng)用實現(xiàn)總線傳輸,要求各門的控制端EN輪流為高電平，且在任何時刻只有一個門的控制端為高電平,圖4 用三

8、態(tài)門實現(xiàn)總線傳輸,如有8個門，則8個EN端的波形應(yīng)依次為高電平，如下頁所示,1）電路結(jié)構(gòu) C和C是一對互補(bǔ)的控制信號。 由于VTP和VTN在結(jié)構(gòu)上對稱，所以圖中的輸入和輸出端可以互換，又稱雙向開關(guān),3、CMOS傳輸門,圖5 CMOS傳輸門 （a）電路 （b）邏輯符號,2） 應(yīng)用舉例,圖6 CMOS模擬開關(guān),CMOS模擬開關(guān)：實現(xiàn)單刀雙擲開關(guān)的功能,C = 0時，TG1導(dǎo)通、TG2截止，uO = uI1； C = 1時，TG1截止、TG2導(dǎo)通，uO = uI2,當(dāng)EN= 0時，TG導(dǎo)通，F(xiàn)=A； 當(dāng)EN=1時，TG截止，F(xiàn)為高阻輸出,CMOS三態(tài)門,圖7 CMOS三態(tài)門 (a)電路 (b) 邏輯

9、符號,1、TTL門電路的使用注意事項,三、門電路的使用注意事項,1）電源電壓及電源干擾的消除,電源電壓的變化對54系列應(yīng)滿足5V (1 10%)、對74系列應(yīng)滿足5V(1 5%)的要求，電源的正極和地線不可接錯。為了防止外來干擾通過電源串人電路，需要對電源進(jìn)行濾波，通常在印制電路板的電源輸入端接入10 100F的電容進(jìn)行濾波，在印制電路板上，每隔6-8個門加接一個0.010.1F的電容對高頻進(jìn)行濾波,門電路關(guān)閉不接收輸入信號時，允許輸入低電平的最大值（如與、與非門）；或高電平的最小值（或、或非門,具有推拉輸出結(jié)構(gòu)的TTL門電路的輸出端不允許直接并聯(lián)使用。輸出端不允許直接接電源VCC或直接接地。

10、使用時，輸出電流應(yīng)小于產(chǎn)品手冊上規(guī)定的最大值。三態(tài)輸出門的輸出端可并聯(lián)使用，但在同一時刻只能有一個門工作，其它門輸出處于高阻狀態(tài)。集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源VCC之間應(yīng)接負(fù)載電阻RL,2）輸出端的連接,3）閑置輸入端的處理,TTL集成門電路使用時，對于閑置輸入端(不用的輸入端)一般不懸空，主要是防止干擾信號從懸空輸入端引入電路。對于閑置輸入端的處理以不改變電路邏輯狀態(tài)及工作穩(wěn)定為原 則。常用的方法有以下幾種： 對于與非門的閑置輸入端可直接接電源電壓VCC，或通過1 10k的電阻接電源VCC，如圖8 (a)和(b)所示。 如前級驅(qū)動能力允許時，可將閑置輸入端與有用輸入端并聯(lián)

11、使用，如圖8(c)所示,在外界干擾很小時，與非門的閑置輸入端可以剪斷或懸空，如圖8(d)所示。 但不允許接開路長線，以免引人干擾而產(chǎn)生邏輯錯誤。 或非門不使用的閑置輸入端應(yīng)接地，對與或非門中不使用的與門至少要有一個輸入端接地，如圖8 (e)和（f）所示,圖8 與非門和或非門閑置輸入端的處理 (a)直接接VCC； (b)通過電阻接VCC； (c)和有用輸入端并聯(lián)； (d)懸空或剪斷； (e)接地；(f)接地,4）電路安裝接線和焊接應(yīng)注意的問題,連線要盡量短，最好用絞合線。 在電源接通時，不要移動或插入集成電路，因為電流的沖擊可能會使其永久性損壞。 整體接地要好，地線要粗、短。 焊接用的烙鐵最好不

12、大于25W，使用中性焊劑，如松香酒精溶液。 由于集成電路外引線間距離很近，焊接時焊點要小，不得將相鄰引線短路，焊接時間要短。 印制電路板焊接完畢后，不得浸泡在有機(jī)溶液中清洗，只能用少量酒精擦去外引線上的助焊劑和污垢,5）調(diào)試中應(yīng)注意的問題,對CT54/CT74和CT54H/CT74H系列的TTL電路，輸出的高電平不小于2.4V，輸出低電平不大于0.4V。對CT54S/CT74S和CT54LS/CT74LS系列的TTL電路，輸出的高電平不小于2.7V，輸出的低電平不大于0.5V。上述4個系列輸入的高電平不小于2.4V，低電平不大于0.8V。 當(dāng)輸出高電平時，輸出端不能碰地，不然會因電流過大而燒壞

13、；輸出低電平時，輸出端不能碰電源VCC=5V，否則同樣會燒壞,表3 常用集成門電路(TTL系列,2、CMOS電路的優(yōu)點及使用注意事項,CMOS電路的優(yōu)點,微功耗。 CMOS電路靜態(tài)電流很小，約為納安數(shù)量級。 抗干擾能力很強(qiáng)。（噪聲容限大） 輸入噪聲容限可達(dá)到VDD/2。 電源電壓范圍寬。 多數(shù)CMOS電路可在318V的電源電壓范圍內(nèi)正常工作。 輸入阻抗高。 負(fù)載能力強(qiáng)。（扇出系數(shù)大） CMOS電路可以帶50個同類門以上。 邏輯擺幅大。（低電平0V，高電平VDD,CMOS電路的使用注意事項,CMOS電路的電源電壓極性不可接反，否則，可能會造成電路永久性失效。 CC4000系列的電源電壓可在315

14、V的范圍內(nèi)選擇，但最大不允許超過極限值18V。 電源電壓選擇得越高，抗干擾能力也越強(qiáng)。 高速CMOS電路中HC系列的電源電壓可在26V的范圍內(nèi)選用， HCT系列的電源 電壓在4.55.5V的范圍內(nèi)選用。但最大不允許超過極限值7V。 在進(jìn)行CMOS電路實驗或?qū)MOS數(shù)字系統(tǒng)進(jìn)行調(diào)試、測量時，應(yīng)先接入直流電源， 后接信號源；使用結(jié)束時，應(yīng)先關(guān)信號源，后關(guān)直流電源,1）電源電壓,閑置輸入端不允許懸空。 對于與門和與非門，閑置輸入端應(yīng)接正電源或高電平；對于或門和或非門，閑置輸入端應(yīng)接地或低電平。 閑置輸入端不宜與使用輸入端并聯(lián)使用，因為這樣會增大輸入電容，從而使電路的工作速度下降。但在工作速度很低的

15、情況下，允許輸入端并聯(lián)使用,2）閑置輸入端的處理,輸出端不允許直接與電源VDD或地(VSS)相連。因為電路的輸出級通常為CMOS 反相器結(jié)構(gòu)，這會使輸出級的NMOS管或PMOS管可能因電流過大而損壞。 為提高電路的驅(qū)動能力，可將同一集成芯片上相同門電路的輸入端、輸出端并聯(lián)使用。 當(dāng)CMOS電路輸出端接大容量的負(fù)載電容時，流過管子的電流很大，有可能使管子損壞。因此，需在輸出端和電容之間串接一個限流電阻，以保證流過管子的電流不超過允許值,3) 輸出端的連接,焊接時，電烙鐵必須接地良好，必要時，可將電烙鐵的電源插頭拔下，利用余熱焊接。 集成電路在存放和運輸時，應(yīng)放在導(dǎo)電容器或金屬容器內(nèi)。 組裝、調(diào)試

16、時，應(yīng)使所有的儀表、工作臺面等有良好的接地,4）其它注意事項,表4 常用集成門電路(CMOS系列,TTL和CMOS電路的電壓和電流參數(shù)各不相同，需要采用接口電路。 一般要考慮兩個問題： 一是要求電平匹配，即驅(qū)動門要為負(fù)載門提供符合標(biāo)準(zhǔn)的輸出高電平和低電平； 二是要求電流匹配，即驅(qū)動門要為負(fù)載門提供足夠大的驅(qū)動電流,3、TTL和CMOS電路的接口,電平不匹配 TTL門作為驅(qū)動門，它的UOH2.4V,UOL0.5V； CMOS門作為負(fù)載門，它的UIH3.5V，UIL1V。 可見，TTL門的UOH不符合要求。 電流匹配 CMOS電路輸入電流幾乎為零，所以不存在問題。 解決電平匹配問題,1）TTL門驅(qū)

17、動CMOS門,TTL門驅(qū)動CMOS門,a、外接上拉電阻RP 在TTL門電路的輸出端外接一個上拉電阻RP，使TTL門電路的UOH5V。（當(dāng)電源電壓相同時,b、選用電平轉(zhuǎn)換電路(如CC40109) 若電源電壓不一致時可選用電平轉(zhuǎn)換電路。 CMOS電路的電源電壓可選318V； 而TTL電路的電源電壓只能為5V。 C、采用TTL的OC門實現(xiàn)電平轉(zhuǎn)換 若電源電壓不一致時也可選用OC門實現(xiàn)電平轉(zhuǎn)換,2） CMOS門驅(qū)動TTL門,電平匹配 CMOS門電路作為驅(qū)動門，UOH5V，UOL0V； TTL門電路作為負(fù)載門，UIH2.0V，UIL0.8V。 電平匹配是符合要求的。 電流不匹配 CMOS門電路4000系

18、列最大允許灌電流0.4mA， TTL門電路的IIS1.4 mA， CMOS4000系列驅(qū)動電流不足,解決電流匹配問題 a、選用CMOS緩沖器 比如，CC4009的驅(qū)動電流可達(dá)4 mA。 b、選用高速CMOS系列產(chǎn)品 選用CMOS的54HC/74HC系列產(chǎn)品可以直接驅(qū)動TTL電路。 CMOS電路常用的是4000系列和54HC/74HC系列產(chǎn)品，后幾位的序號不同，邏輯功能也不同,表5 各種系列門電路的主要參數(shù),四、組合邏輯電路的分析和設(shè)計,1、組合邏輯電路的定義及特點,在數(shù)字系統(tǒng)中，根據(jù)邏輯功能的不同，數(shù)字電路可分為組合邏輯電路和時序邏輯電路兩大類。 若一個邏輯電路在任意時刻的輸出狀態(tài)，只取決于該

19、時刻的輸入狀態(tài)，而與該時刻之前的電路輸入狀態(tài)和輸出狀態(tài)無關(guān)，則稱該電路為組合邏輯電路。 組合邏輯電路的電路結(jié)構(gòu)不含有具有記憶功能的電路。它由邏輯門或者由集成組合邏輯單元電路組成，沒有從輸出反饋到輸入的回路。 組合邏輯電路的輸出信號是輸入信號的邏輯函數(shù)。描述組合邏輯電路邏輯功能的方法有邏輯函數(shù)式、真值表、卡諾圖、波形圖和邏輯圖等,1）根據(jù)邏輯圖寫出輸出邏輯函數(shù)式 一般從輸入端向輸出端逐級寫出每個門的輸出邏輯函數(shù)式（或從輸出向前推到輸入），最后寫出組合電路的輸出與輸入之間的邏輯表達(dá)式。有時需要對函數(shù)式進(jìn)行適當(dāng)?shù)淖儞Q，以使邏輯關(guān)系簡單明了。 （2）列出真值表 列出輸入邏輯變量全部取值組合，求出對應(yīng)的

20、輸出值，列出真值表。 （3）說明電路的邏輯功能 根據(jù)邏輯函數(shù)式或真值表確定電路的邏輯功能，并對功能進(jìn)行描述,2、組合邏輯電路的分析方法,3、組合邏輯電路的設(shè)計方法,1）根據(jù)設(shè)計要求，進(jìn)行邏輯規(guī)定并列出真值表 根據(jù)設(shè)計要求設(shè)計邏輯電路時，首先應(yīng)分析事件的因果關(guān)系，確定輸入與輸出邏輯變量，并規(guī)定變量何時取1何時取0，并列出真知表。 （2）寫出邏輯函數(shù)式 將真值表中輸出為1所對應(yīng)的各個最小項進(jìn)行邏輯加，便得到輸出邏輯函數(shù)式。 （3） 對輸出邏輯函數(shù)式化簡 用代數(shù)法或卡諾圖法對邏輯函數(shù)式化簡。輸出邏輯函數(shù)式一般為最簡與或表達(dá)式，如要求用指定的門電路實現(xiàn)，則須將邏輯表達(dá)式變換為相應(yīng)的形式。 （4）畫邏輯

21、圖 將輸出最簡與或函數(shù)式或變換后的函數(shù)式用門電路的符號代替，畫出邏輯圖，便得到符合設(shè)計要求的電路,例1、三選二電路,由于檢測危險的報警器自身也可能出現(xiàn)差錯，因此為提高報警信號的可靠性，在每個關(guān)鍵部位都安置了三個同類型的危險報警器，如下圖所示。只有當(dāng)三個危險報警器中至少有兩個指示危險時，才實現(xiàn)關(guān)機(jī)操作。這就是三選二電路,五、門電路的綜合應(yīng)用,1） 根據(jù)題意作出真值表,2） 根據(jù)真值表確定標(biāo)準(zhǔn)“與或”表達(dá)式,3） 卡諾圖化簡為最簡“與或”表達(dá)式,4）畫出邏輯圖,1,1,1,1,在實際電路設(shè)計中常用與非門集成電路芯片。為此，用摩根定理進(jìn)行如下變換,用與非門構(gòu)成的三選二電路,例2：產(chǎn)品分類電路,某產(chǎn)品

22、出廠前，要檢查 4個重要參數(shù)A、B、C、D 是否在允許的誤差范圍之內(nèi)。分別使用4種數(shù)字測量裝置對這4個參數(shù)進(jìn)行測量。若所測參數(shù)在允許范圍內(nèi)，裝置輸出高電平1；若測得的參數(shù)超出了允許范圍，裝置輸出低電平0,當(dāng)所有4個參數(shù)都在允許范圍內(nèi)時，電路的輸出端 L1 為1。 當(dāng)只有B 超出允許范圍時，輸出端L2為1。 當(dāng)只有B 和D 超出允許誤差范圍時，輸出端L3應(yīng)為1。 在所有其他情況下，輸出端L4為1，說明產(chǎn)品是廢品,1）列真值表,2) 寫出邏輯表達(dá)式,寫成與非形式的邏輯表達(dá)式,3) 滿足以上邏輯關(guān)系的產(chǎn)品分類電路，如下圖所示,實例,數(shù)字信號源可由產(chǎn)生脈沖波形的振蕩電路構(gòu)成。在數(shù)字電路的應(yīng)用中，它可提供連續(xù)的且具有一定頻率（周期）的脈沖信號?？勺鳛槲⑿陀嬎銠C(jī)、單片機(jī)等數(shù)字電路的時鐘信號源,1. 可變頻率TT