數(shù)電-第6章PPT課件

1、數(shù)字電子技術(shù)基礎(chǔ)（第五版）教學(xué)課件清華大學(xué) 閻石 王紅,聯(lián)系地址：清華大學(xué) 自動(dòng)化系 郵政編碼：100084 電子信箱：wang_ 聯(lián)系電話：(010)62792973,第六章 時(shí)序邏輯電路,6.1 概述,一、時(shí)序邏輯電路的特點(diǎn) 功能上：任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，還與電路原來(lái)的狀態(tài)有關(guān)。 例：串行加法器，兩個(gè)多位數(shù)從低位到高位逐位相加 2. 電路結(jié)構(gòu)上 包含存儲(chǔ)電路和組合電路 存儲(chǔ)器狀態(tài)和輸入變量共同決定輸出,二、時(shí)序電路的一般結(jié)構(gòu)形式與功能描述方法,可以用三個(gè)方程組來(lái)描述,三、時(shí)序電路的分類(lèi),1. 同步時(shí)序電路與異步時(shí)序電路 同步：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘使用統(tǒng)一的clk,狀態(tài)

2、變化發(fā)生在同一時(shí)刻 異步：沒(méi)有統(tǒng)一的clk,觸發(fā)器狀態(tài)的變化有先有后 2. Mealy型和Moore型 Mealy型： Moore型,6.2 時(shí)序電路的分析方法,6.2.1 同步時(shí)序電路的分析方法 分析：找出給定時(shí)序電路的邏輯功能 即找出在輸入和CLK作用下，電路的次態(tài)和輸出。 一般步驟： 從給定電路寫(xiě)出存儲(chǔ)電路中每個(gè)觸發(fā)器的驅(qū)動(dòng)方程 （輸入的邏輯式），得到整個(gè)電路的驅(qū)動(dòng)方程。 將驅(qū)動(dòng)方程代入觸發(fā)器的特性方程，得到狀態(tài)方程。 從給定電路寫(xiě)出輸出方程,例,TTL電路,6.2.2 時(shí)序電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖和時(shí)序圖,一、狀態(tài)轉(zhuǎn)換表,二、狀態(tài)轉(zhuǎn)換圖,三、狀態(tài)機(jī)流程圖（State

3、Machine Chart,四、時(shí)序圖,例,4）列狀態(tài)轉(zhuǎn)換表： （5）狀態(tài)轉(zhuǎn)換圖,6.2.3 異步時(shí)序邏輯電路的分析方法,各觸發(fā)器的時(shí)鐘不同時(shí)發(fā)生 例,TTL電路,6.3 若干常用的時(shí)序邏輯電路,6.3.1 寄存器和移位寄存器 一、寄存器 用于寄存一組二值代碼，N位寄存器由N個(gè)觸發(fā)器組成，可存放一組N位二值代碼。 只要求其中每個(gè)觸發(fā)器可置1，置0。 例1,例：用維-阻觸發(fā)器結(jié)構(gòu)的74HC175,二、移位寄存器（代碼在寄存器中左/右移動(dòng),具有存儲(chǔ) + 移位功能,器件實(shí)例：74LS 194A，左/右移，并行輸入，保持，異步置零等功能,擴(kuò)展應(yīng)用（4位 8位,6.3.2 計(jì)數(shù)器,用于計(jì)數(shù)、分頻、定時(shí)、

4、產(chǎn)生節(jié)拍脈沖等 分類(lèi)：按時(shí)鐘分，同步、異步 按計(jì)數(shù)過(guò)程中數(shù)字增減分，加、減和可逆 按計(jì)數(shù)器中的數(shù)字編碼分，二進(jìn)制、二-十進(jìn)制和 循環(huán)碼 按計(jì)數(shù)容量分，十進(jìn)制，六十進(jìn)制,一、同步計(jì)數(shù)器 同步二進(jìn)制計(jì)數(shù)器 同步二進(jìn)制加法計(jì)數(shù)器 原理：根據(jù)二進(jìn)制加法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位加1，若第i位以下皆為1時(shí)，則第i位應(yīng)翻轉(zhuǎn)。 由此得出規(guī)律，若用T觸發(fā)器構(gòu)成計(jì)數(shù)器，則第i位觸發(fā)器輸入端Ti的邏輯式應(yīng)為,器件實(shí)例：74161,同步二進(jìn)制減法計(jì)數(shù)器 原理：根據(jù)二進(jìn)制減法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位減1，若第i位以下皆為0時(shí)，則第i位應(yīng)翻轉(zhuǎn)。 由此得出規(guī)律，若用T觸發(fā)器構(gòu)成計(jì)數(shù)器，則第i位觸發(fā)器輸入端T

5、i的邏輯式應(yīng)為,同步加減計(jì)數(shù)器,加/減 計(jì)數(shù)器,加/減,計(jì)數(shù)結(jié)果,加/減 計(jì)數(shù)器,計(jì)數(shù)結(jié)果,兩種解決方案,a.單時(shí)鐘方式 加/減脈沖用同一輸入端， 由加/減控制線的高低電平?jīng)Q定加/減 器件實(shí)例：74LS191（用T觸發(fā)器,b.雙時(shí)鐘方式 器件實(shí)例：74LS193（采用T觸發(fā)器，即T=1,2. 同步十進(jìn)制計(jì)數(shù)器 加法計(jì)數(shù)器 基本原理：在四位二進(jìn)制計(jì)數(shù)器基礎(chǔ)上修改，當(dāng)計(jì)到1001時(shí)，則下一個(gè)CLK電路狀態(tài)回到0000,能自啟動(dòng),器件實(shí)例：74 160,減法計(jì)數(shù)器 基本原理：對(duì)二進(jìn)制減法計(jì)數(shù)器進(jìn)行修改，在0000時(shí)減“1”后跳變?yōu)?001，然后按二進(jìn)制減法計(jì)數(shù)就行了,能自啟動(dòng),十進(jìn)制可逆計(jì)數(shù)器 基本

6、原理一致，電路只用到00001001的十個(gè)狀態(tài) 實(shí)例器件 單時(shí)鐘：74190,168 雙時(shí)鐘：74192,二. 異步計(jì)數(shù)器,1. 二進(jìn)制計(jì)數(shù)器 異步二進(jìn)制加法計(jì)數(shù)器 在末位+1時(shí)，從低位到高位逐位進(jìn)位方式工作。 原則：每1位從“1”變“0”時(shí)，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn),異步二進(jìn)制減法計(jì)數(shù)器 在末位-1時(shí)，從低位到高位逐位借位方式工作。 原則：每1位從“0”變“1”時(shí)，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn),2、異步十進(jìn)制加法計(jì)數(shù)器 原理： 在4位二進(jìn)制異步加法計(jì)數(shù)器上修改而成， 要跳過(guò) 1010 1111這六個(gè)狀態(tài),1,2,3,4,5,6,7,8,9,10,J=0,J=1,J=0,J=K=1,J=1,J

7、=0,器件實(shí)例：二五十進(jìn)制異步計(jì)數(shù)器74LS290,三、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法用已有的N進(jìn)制芯片，組成M進(jìn)制計(jì)數(shù)器，是常用的方法,N進(jìn)制,M進(jìn)制,1. N M 原理：計(jì)數(shù)循環(huán)過(guò)程中設(shè)法跳過(guò)NM個(gè)狀態(tài)。 具體方法：置零法 置數(shù)法,例：將十進(jìn)制的74160接成六進(jìn)制計(jì)數(shù)器,異步置零法,例：將十進(jìn)制的74160接成六進(jìn)制計(jì)數(shù)器,異步置零法,置數(shù)法 (a)置入0000 (b)置入1001,2. N M M=N1N2 先用前面的方法分別接成N1和N2兩個(gè)計(jì)數(shù)器。 N1和N2間的連接有兩種方式： a.并行進(jìn)位方式：用同一個(gè)CLK，低位片的進(jìn)位輸出作為高位片的計(jì)數(shù)控制信號(hào)（如74160的EP和ET） b.

8、串行進(jìn)位方式：低位片的進(jìn)位輸出作為高位片的CLK，兩片始終同時(shí)處于計(jì)數(shù)狀態(tài),例：用74160接成一百進(jìn)制,例：用兩片74160接成一百進(jìn)制計(jì)數(shù)器,并行進(jìn)位法,串行進(jìn)位法,M不可分解 采用整體置零和整體置數(shù)法： 先用兩片接成 M M 的計(jì)數(shù)器 然后再采用置零或置數(shù)的方法,例：用74160接成二十九進(jìn)制,例：用74160接成二十九進(jìn)制,整體置零 （異步,整體置數(shù) （同步,四、移位寄存器型計(jì)數(shù)器 1. 環(huán)形計(jì)數(shù)器,2. 扭環(huán)形計(jì)數(shù)器,五、計(jì)數(shù)器應(yīng)用實(shí)例 例1，計(jì)數(shù)器+譯碼器順序節(jié)拍脈沖發(fā)生器,例2，計(jì)數(shù)器+數(shù)據(jù)選擇器序列脈沖發(fā)生器,發(fā)生的序列：00010111,6.4 時(shí)序邏輯電路的設(shè)計(jì)方法,6.4

9、.1 同步時(shí)序邏輯電路的設(shè)計(jì)方法 設(shè)計(jì)的一般步驟 一、邏輯抽象，求出狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表 1. 確定輸入/輸出變量、電路狀態(tài)數(shù)。 2. 定義輸入/輸出邏輯狀態(tài)以及每個(gè)電路狀態(tài)的含意，并對(duì)電路狀態(tài)進(jìn)行編號(hào)。 3. 按設(shè)計(jì)要求列出狀態(tài)轉(zhuǎn)換表，或畫(huà)出狀態(tài)轉(zhuǎn)換圖。 二、狀態(tài)化簡(jiǎn) 若兩個(gè)狀態(tài)在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同一個(gè)次態(tài)，則稱(chēng)為等價(jià)狀態(tài)；等價(jià)狀態(tài)可以合并,三、狀態(tài)分配（編碼） 1. 確定觸發(fā)器數(shù)目。 2. 給每個(gè)狀態(tài)規(guī)定一個(gè)代碼。 （通常編碼的取法、排列順序都依照一定的規(guī)律） 四、選定觸發(fā)器類(lèi)型 求出狀態(tài)方程，驅(qū)動(dòng)方程，輸出方程。 五、畫(huà)出邏輯圖 六、檢查自啟動(dòng),例：設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器，要求在連續(xù)輸入三個(gè)或三個(gè)以上“1”時(shí)輸出為1，其余情況下輸出為0,一、抽象、畫(huà)出狀態(tài)轉(zhuǎn)換圖 二、狀態(tài)化簡(jiǎn) 用X（1位）表示輸入數(shù)據(jù) 用Y（1位）表示輸出（檢測(cè)結(jié)果,三、狀態(tài)分配 取n=2，令 的