919計算機組成原理

1、二OO八年招收碩士學(xué)位研究生試卷試卷代號919試卷名稱計算機組成原理 試題內(nèi)容不得超過畫線范圍，試題必須打印，圖表清晰，標(biāo)注準(zhǔn)確 考生請注意：答案一律做在答題紙上，做在試卷上一律無效。選擇題（每題2分，共30分）1 . CPU的組成中不包含 。A.存儲器B 寄存器 C 控制器D 運算器2 在浮點數(shù)編碼表示中 在機器數(shù)中不出現(xiàn)，是隱含的。A.階碼 B .符號 C .尾數(shù) D .基數(shù)3 乘法器的硬件結(jié)構(gòu)通常采用 。A .串行加法器和串行移位器B .并行加法器和串行左移C.并行加法器和串行右移D.串行加法器和串行右移4 .用8片74181和2片74182芯片可組成 。A .組內(nèi)先行進(jìn)位，組間串行進(jìn)位

2、的32 位 ALUB .二級先行進(jìn)位結(jié)構(gòu)的32 位 ALUC.組內(nèi)先行進(jìn)位，組間先行進(jìn)位的16 位 ALUD.三級先行進(jìn)位結(jié)構(gòu)的32 位 ALU5 .下列器件中存取速度最快的是 。A. CACHE B .寄存器 C .內(nèi)存 D .外存6 .機器字長32位，其存儲容量為 64MB若按字編址，它的尋址范圍是 A. 0 16MB-1 B . 016M-1 C . 08M-1 D . 0 8MB-17.某一動態(tài)RAM芯片其容量為16K*1，除電源線、接地線和刷新線外，該芯片的 最小引腳數(shù)目應(yīng)為。A. 12 B . 16 C . 17 D . 188 .動態(tài)RAM勺刷新是以為單位進(jìn)行的。A.存儲單元B

3、.行 C .列 D.存儲矩陣9 .現(xiàn)行奔騰機的主板上都帶有CACHE這個CACH是。A .硬盤與主存之間的緩存B .軟盤與主存之間的緩存C . CPU與外設(shè)之間的緩存D . CPU與主存之間的緩存10 .在虛擬存儲器中，當(dāng)程序員正在執(zhí)行時，由 完成地址映像。A.程序員 B .編譯器 C .裝入程序 D .操作系統(tǒng)11. 由于CPU內(nèi)部的操作速度較快，而 CPU訪問一次主存所花的時間較長，因此機器周期通常用來規(guī)定。A.主存中讀取一個指令字的最短時間。B .主存中讀取一個數(shù)據(jù)的最長時間。C.主存中寫入一個數(shù)據(jù)字的平均時間。D .主存中取一個數(shù)據(jù)字的平均時間。12. 為了確定下一條微指令的地址，通常

4、采用斷定方式，其基本思想是。A.用程序計數(shù)器PC來產(chǎn)生后繼微指令地址。B.通過微指令順序控制字段由設(shè)計者指定或由設(shè)計者指定的判別字段控制產(chǎn)生后繼微指令地址。C. 用微程序計數(shù)器 uPC產(chǎn)生后繼微指令地址。D. 通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址。13. 在計數(shù)器定時查詢方式下，若計數(shù)從一次終止點開始，則。A.設(shè)備號小的優(yōu)先級別高。B.設(shè)備號大的優(yōu)先級別高。C.每個設(shè)備使用總線的機會相等。D .以上都不對。14. 下列尋址方式中速度最快的是 。A.直接尋址B.間接尋址 C .寄存器尋址D .變址尋址15. 指令系統(tǒng)中采用不同尋址方式的目的主要是 。A.實現(xiàn)存儲程序和程序控制B .

5、縮短指令長度，擴大尋址空間，提高編程靈活性C. 可以直接訪問外存D. 提供擴展操作碼的可能并降低指令譯碼難度.填空題（每空 1分，共30分）1. 計算機系統(tǒng)由 系統(tǒng)和系統(tǒng)構(gòu)成。2. 浮點數(shù)中尾數(shù)用補碼表示時，其規(guī)格化特征是 。3. 設(shè)24位字長的浮點數(shù)，其中階符1位，階碼5位，數(shù)符1位，尾數(shù)17位，階 碼和尾數(shù)均用補碼表示，且尾數(shù)采用規(guī)格化形式，則它能表示的最大正數(shù)是、非零最小正數(shù)是 、絕對值最大的負(fù)數(shù)是。（均用十進(jìn)制表示）4 .主存儲器一般采用 存儲器件，它比外存存取速度 、成本。5. 半導(dǎo)體SRAM靠存儲信息，半導(dǎo)體 DRAh則是靠存儲信息。6. CPU能直接訪問 和，但不能直接訪問磁盤和

6、光盤。7 .建立高速緩沖存儲器的理論依據(jù)是 。8 .頁表中的主要內(nèi)容是 和。9.由于數(shù)據(jù)通路結(jié)構(gòu)之間的關(guān)系，微操作可以分為 性 和性兩種。10.指令執(zhí)行過程中，DBU9MDR IR所完成的功能是將從存儲器中讀取的指令經(jīng)過數(shù)據(jù)總線送入，再通過總線送入。11. 總線的基本特性包括 、和電氣特性。12. 在集中式總線仲裁中， 方式響應(yīng)時間最快， 方式對電路故障最敏感。13. 對于單色字符顯示器，若每屏可顯示80列*25行，字符窗口為9*14點陣，字符為7*9點陣，則 VRAM中存放的是 ，容量為 字節(jié)。14 . CPUP向應(yīng)中斷時最先完成的兩個步驟是 和。15 某機指令字長 24位，共能完成130種

7、操作，采用單地址格式可直接尋址的地址 范圍是 ，采用二地址格式指令，可直接尋址的范圍是 。三判斷改錯（每題3分，共24分）1 在計算機中，所表示的數(shù)有時會發(fā)生溢出，其根本原因是計算機的字長有限。2 在浮點運算器中，尾數(shù)部件只進(jìn)行乘法和除法運算。3. CPU訪問存儲器的時間是由存儲器的容量決定的，存儲器容量越大，訪問存儲器 的時間越長。4 在虛擬存儲器中，邏輯地址轉(zhuǎn)換成物理地址是由硬件實現(xiàn)的，僅在頁面失效時才 由操作系統(tǒng)將被訪問頁面從輔存調(diào)到主存，必要時還要先把被淘汰的頁面內(nèi)容寫 入輔存。5 擴展操作碼是一種優(yōu)化技術(shù)，他使操作碼的長度隨地址碼的減少而增加，不同地 址的指令可以具有不同長度的操作碼

8、。6 計算機的主頻最快，機器的速度就最快。7 所有的數(shù)據(jù)傳送方式都必須由CPU控制實現(xiàn)。8 運算器的功能就是執(zhí)行加、減、乘、除四則運算。四、簡答題（每題6分，共36分）1 簡述先行進(jìn)位解決的問題及基本思想。2微程序控制器和組合邏輯控制器哪一種速度快？為什么？3 說明層次結(jié)構(gòu)的存儲器中 CACHE?儲器和虛擬存儲器的作用有何不同？在管理方式 上有何異同？4 已知X=27/32和Y=31/32，用變形補碼計算 X-Y和X+Y,同時指出運算結(jié)果是否溢 出？5.在系統(tǒng)總線中，什么情況下適宜采用同步控制方式？什么情況下適宜采用異步控制方式？6 在程序執(zhí)行過程中，CPU何時響應(yīng)中斷請求？何時響應(yīng)DMA青求？請說明原因。五. （10分）已知某機采用微程序控制方式，其存儲器容量為512*40 （位），微程序在整個控制存儲器中實現(xiàn)轉(zhuǎn)移，可控制微程序的條件共有12個，微指令采用水平型格式，后繼微指令地址采用斷定方式，如下所示：微命令字段判別測試字段下地址字段 微指令中的三個字段分別應(yīng)為多少位？ 畫出對應(yīng)這種微指令格式的微程序控制器邏輯框圖。六. （10分）指令字長為16位，每個地址碼為 6位，采