數(shù)字電子技術基礎時序邏輯電路課件

1、數(shù)字電子技術基礎第五章 時序邏輯電路1 5.1 5.1 概述概述 數(shù)字電子技術基礎第五章 時序邏輯電路2 數(shù)字電子技術基礎第五章 時序邏輯電路3 數(shù)字電子技術基礎第五章 時序邏輯電路4 數(shù)字電子技術基礎第五章 時序邏輯電路5 數(shù)字電子技術基礎第五章 時序邏輯電路6 5.2 5.2 時序邏輯電路的分析方法時序邏輯電路的分析方法 數(shù)字電子技術基礎第五章 時序邏輯電路7 數(shù)字電子技術基礎第五章 時序邏輯電路8 數(shù)字電子技術基礎第五章 時序邏輯電路9 123 J =Q Q1 1 K = 21 J =Q 213 K =QQ 312 J =QQ 32 K =Q 數(shù)字電子技術基礎第五章 時序邏輯電路10 1

2、23 J =Q Q1 1 K = 21 J =Q 213 K =QQ 312 J =QQ 32 K =Q n+1nn Q= JQ +KQ 12311231 1 n+1 1111 Q= J Q + K Q =Q Q Q + QQ Q Q 13 n+1 22222122 Q=J Q +K Q =QQ +QQ Q n+1 3333312323 Q=J Q +K Q =QQ Q +Q Q 數(shù)字電子技術基礎第五章 時序邏輯電路11 23 Y =Q Q 數(shù)字電子技術基礎第五章 時序邏輯電路12 數(shù)字電子技術基礎第五章 時序邏輯電路13 Y 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 1 0

3、 0 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 n 3 Q n 1 Q n+1 3 Q n+1 2 Q n 2 Q n+1 1 Q 0 0 10 0 1 0 1 00 1 0 0 1 10 1 1 1 0 01 0 0 1 0 11 0 1 1 1 01 1 0 0 0 00 0 0 0 0 00 0 0 數(shù)字電子技術基礎第五章 時序邏輯電路14 數(shù)字電子技術基礎第五章 時序邏輯電路15 數(shù)字電子技術基礎第五章 時序邏輯電路16 數(shù)字電子技術基礎第五章

4、時序邏輯電路17 數(shù)字電子技術基礎第五章 時序邏輯電路18 數(shù)字電子技術基礎第五章 時序邏輯電路19 5.3 5.3 若干常用的集成時序邏輯電路若干常用的集成時序邏輯電路 數(shù)字電子技術基礎第五章 時序邏輯電路20 數(shù)字電子技術基礎第五章 時序邏輯電路21 數(shù)字電子技術基礎第五章 時序邏輯電路22 數(shù)字電子技術基礎第五章 時序邏輯電路23 數(shù)字電子技術基礎第五章 時序邏輯電路24 清零清零 D 1 1 移位脈沖移位脈沖 2 23 34 4 10111011 1 1 Q Q3Q1Q2 RD 0 00 00 00 0 0 00 00 01 1 0 00 01 1 1 11 1 0 01 11 1 1

5、01110111 1 1 1 Q J K F0 Q0 Q J K F2 Q J K F1 Q J K F3 QQ Q 從高位向低從高位向低 位依次輸入位依次輸入 數(shù)字電子技術基礎第五章 時序邏輯電路25 1 11 11 1 0 01 10 01 1 1 10 00 01 1 1 10 00 00 0 輸出輸出 清零清零 D 00000000 1 1 Q Q3Q1Q2 RD 0 0 Q J K F0 Q1 Q J K F2 Q J K F1 Q J K F3 QQ Q 5 5 移位脈沖移位脈沖 7 7 8 8 6 6 數(shù)字電子技術基礎第五章 時序邏輯電路26 左移寄存器波形圖左移寄存器波形圖 1

6、 12 23 34 45 56 67 78 8 CP 1 11 11 1 1 1 1 1 1 1 D Q0 Q3 Q2 Q1 1 11 11 1 待存待存 數(shù)據(jù)數(shù)據(jù) 0 0 1 11 1 1 1 數(shù)字電子技術基礎第五章 時序邏輯電路27 RDS1 S0工作狀態(tài)工作狀態(tài) 0 0 1 1 1 1 1 1 1 1 X X 0 0 0 1 1 0 1 1 置置0 0 保持保持 右移右移 左移左移 并入并出并入并出 數(shù)字電子技術基礎第五章 時序邏輯電路28 數(shù)字電子技術基礎第五章 時序邏輯電路29 數(shù)字電子技術基礎第五章 時序邏輯電路30 數(shù)字電子技術基礎第五章 時序邏輯電路31 1 00 J = K

7、= 110 J = K =Q 2201 J = K =Q Q 33012 J = K =Q QQ 數(shù)字電子技術基礎第五章 時序邏輯電路32 1 00 J = K = 110 J = K =Q 2201 J = K =Q Q 33012 J = K =Q QQ n+1 Q= JQ+KQ 11100 n+1 1111 Q= J Q +K Q =QQ+QQ 0101 n+1 2222222 Q=J Q +K Q =QQ+QQQQ 01201 n+1 33333323 Q QQQQ= J Q +=+QKQQQQ 00 n+1 0000 Q=J Q +K Q = Q 0123 C =Q Q Q Q 數(shù)字

8、電子技術基礎第五章 時序邏輯電路33 數(shù)字電子技術基礎第五章 時序邏輯電路34 數(shù)字電子技術基礎第五章 時序邏輯電路35 數(shù)字電子技術基礎第五章 時序邏輯電路36 1 00 J = K = 110 J = K =Q 2201 J = K =Q Q 33012 J = K =Q QQ 數(shù)字電子技術基礎第五章 時序邏輯電路37 11100 n+1 1111 Q= J Q +K Q =QQ+QQ 0101 n+1 2222222 Q= J Q +K Q =QQ+QQQQ 01201 n+1 33333323 Q Q QQQ= J Q +=+QKQQQQ 00 n+1 0000 Q=J Q +K Q

9、= Q 0123 C =Q Q Q Q 1 00 J = K = 110 J = K =Q 2201 J = K =Q Q 33012 J = K =Q QQ n+1 Q= JQ+KQ 數(shù)字電子技術基礎第五章 時序邏輯電路38 數(shù)字電子技術基礎第五章 時序邏輯電路39 計數(shù)順序計數(shù)順序Q3 Q2 Q1 Q0輸出輸出B 0 0 1 1 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 1010 1111 1212 1313 1414 1515 1616 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 0 1 1 1

10、 1 0 1 1 0 0 0 1 0 1 1 0 1 1 1 1 0 1 1 0 1 0 0 1 0 0 1 0 0 1 1 1 0 0 1 0 0 0 0 0 1 1 0 1 1 1 1 0 1 1 0 1 1 0 0 0 1 0 0 1 0 1 1 0 1 0 0 1 0 0 0 0 0 1 0 0 1 1 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 數(shù)字電子技術基礎第五章 時序邏輯電路40 數(shù)字電子技術基礎

11、第五章 時序邏輯電路41 數(shù)字電子技術基礎第五章 時序邏輯電路42 數(shù)字電子技術基礎第五章 時序邏輯電路43 數(shù)字電子技術基礎第五章 時序邏輯電路44 數(shù)字電子技術基礎第五章 時序邏輯電路45 數(shù)字電子技術基礎第五章 時序邏輯電路46 數(shù)字電子技術基礎第五章 時序邏輯電路47 數(shù)字電子技術基礎第五章 時序邏輯電路48 數(shù)字電子技術基礎第五章 時序邏輯電路49 數(shù)字電子技術基礎第五章 時序邏輯電路50 異步計數(shù)器的觸發(fā)器不是同步翻轉(zhuǎn)異步計數(shù)器的觸發(fā)器不是同步翻轉(zhuǎn) 的，分析方法的，分析方法不能不能套用同步時序電路的套用同步時序電路的 分析方法；然而一般性的異步時序電路分析方法；然而一般性的異步時序

12、電路 分析方法較為復雜，這里采用波形圖法。分析方法較為復雜，這里采用波形圖法。 數(shù)字電子技術基礎第五章 時序邏輯電路51 所有所有J J、K K均接至均接至1 1，均處于翻轉(zhuǎn)狀態(tài)，均處于翻轉(zhuǎn)狀態(tài), ,但但 時鐘信號時鐘信號CPCP不同；不同； FF0FF0遇遇CPCP下降沿翻轉(zhuǎn)，下降沿翻轉(zhuǎn)， FF1FF1遇遇Q0下降沿下降沿 翻轉(zhuǎn)，翻轉(zhuǎn)， FF2FF2遇遇Q1下降沿翻轉(zhuǎn)。下降沿翻轉(zhuǎn)。 這是什么？這是什么？ 數(shù)字電子技術基礎第五章 時序邏輯電路52 每來一個每來一個CPCP脈沖，由脈沖，由所描述的二所描述的二 進制數(shù)進制數(shù)加加1 1，每，每8 8個脈沖循環(huán)一次，因此為個脈沖循環(huán)一次，因此為3 3

13、位位 異步二進制異步二進制計數(shù)器計數(shù)器( (模為模為8)8)； Q0是是CPCP的二分頻，的二分頻，Q1是是CPCP的四分頻，的四分頻，Q2 是是CPCP的八分頻，因此該計數(shù)器也可當分頻器用。的八分頻，因此該計數(shù)器也可當分頻器用。 數(shù)字電子技術基礎第五章 時序邏輯電路53 所有所有J J、K K均接至均接至1 1，均處于翻轉(zhuǎn)狀態(tài)，均處于翻轉(zhuǎn)狀態(tài), ,但但 時鐘信號時鐘信號CPCP不同；不同； FF0FF0遇遇CPCP下降沿翻轉(zhuǎn)，下降沿翻轉(zhuǎn)，F(xiàn)F1FF1遇遇Q0下降沿下降沿( (Q0 上升沿上升沿) )翻轉(zhuǎn)，翻轉(zhuǎn)， FF2FF2遇遇Q1下降沿下降沿( (Q1上升沿上升沿) )翻翻 轉(zhuǎn)。轉(zhuǎn)。 這是

14、什么？這是什么？ FF0 FF1 FF2 數(shù)字電子技術基礎第五章 時序邏輯電路54 每來一個每來一個CPCP脈沖，由脈沖，由所描述的二所描述的二 進制數(shù)進制數(shù)1 1，每，每8 8個脈沖循環(huán)一次，因此為個脈沖循環(huán)一次，因此為3 3位位 異步二進制異步二進制計數(shù)器計數(shù)器( (模為模為8)8)； Q0是是CPCP的二分頻，的二分頻，Q1是是CPCP的四分頻，的四分頻，Q2 是是CPCP的八分頻，因此該計數(shù)器也可當分頻器用。的八分頻，因此該計數(shù)器也可當分頻器用。 數(shù)字電子技術基礎第五章 時序邏輯電路55 異步十進制加法計數(shù)器是在異步十進制加法計數(shù)器是在4 4位異步二進制位異步二進制 加法計數(shù)器的基礎上

15、加以修改得到的，修改時加法計數(shù)器的基礎上加以修改得到的，修改時 要解決的問題是，如何使要解決的問題是，如何使4 4位二進制計數(shù)器在位二進制計數(shù)器在 計數(shù)至計數(shù)至10011001時，其次態(tài)為時，其次態(tài)為00000000而不是而不是10101010。 異步十進制加法計數(shù)器典型電路異步十進制加法計數(shù)器典型電路 數(shù)字電子技術基礎第五章 時序邏輯電路56 0000011100000111正常計數(shù)；正常計數(shù)； 0111+1=0111+1=10001000 1000+1=1000+1=10011001 1001+1=1001+1=00000000 數(shù)字電子技術基礎第五章 時序邏輯電路57 二五十進制異步計數(shù)

16、器7474LS290LS290的邏輯圖 Q0是對是對CPCP0 0的二進制計數(shù)器，的二進制計數(shù)器，Q3Q2Q1是對是對 CPCP1 1的五進制計數(shù)器，將的五進制計數(shù)器，將Q0和和CPCP1 1連接起來組成連接起來組成 十進制計數(shù)器；十進制計數(shù)器； R RO1 O1R RO2O2均為高電平時，對計數(shù)器異步清均為高電平時，對計數(shù)器異步清0 0； S S9 91 1S S92 92均為高電平時，對計數(shù)器異步置均為高電平時，對計數(shù)器異步置9 9。 數(shù)字電子技術基礎第五章 時序邏輯電路58 目前市場上銷售的計數(shù)器有十進制、目前市場上銷售的計數(shù)器有十進制、4 4 位二進制位二進制(16(16進制進制) )

17、、7 7位二進制、位二進制、1212位二位二 進制、進制、1414位二進制等，當我們所需要的位二進制等，當我們所需要的 計數(shù)器的模不同于市場上所銷售的，則計數(shù)器的模不同于市場上所銷售的，則 需要用已有的集成計數(shù)器構建。需要用已有的集成計數(shù)器構建。 假定已有假定已有N N進制計數(shù)器，我們需要的是進制計數(shù)器，我們需要的是 M M進制計數(shù)器，這時可能有進制計數(shù)器，這時可能有MNMNMN兩種兩種 情況，現(xiàn)分別加以討論。本教材以情況，現(xiàn)分別加以討論。本教材以7416074160 十進制集成計數(shù)器為例。十進制集成計數(shù)器為例。 數(shù)字電子技術基礎第五章 時序邏輯電路59 方法方法1 1：反饋清反饋清0 0法法

18、( (置置0 0法法) )，該法適用于，該法適用于 有清有清0 0輸入端的集成計數(shù)器。輸入端的集成計數(shù)器。 74160 74160有有1010種計數(shù)狀態(tài)，每經(jīng)過種計數(shù)狀態(tài)，每經(jīng)過1010個脈沖，個脈沖， Q3Q2Q1Q0狀態(tài)循環(huán)一次，且當狀態(tài)循環(huán)一次，且當Q3Q2Q1Q0=1001=1001 時，有進位輸出時，有進位輸出C=1。 進位輸出進位輸出C=1C=1 數(shù)字電子技術基礎第五章 時序邏輯電路60 若需要一個若需要一個6 6進制的計數(shù)器進制的計數(shù)器( (M=6,N=10,MN)M=6,N=10,MN)， 那么該計數(shù)器只需要那么該計數(shù)器只需要6 6個穩(wěn)定狀態(tài)實現(xiàn)循環(huán)計個穩(wěn)定狀態(tài)實現(xiàn)循環(huán)計 數(shù)，

19、數(shù)，7416074160需要舍去其余需要舍去其余4 4種狀態(tài)。種狀態(tài)。 具體方法是：從具體方法是：從00000000開始計數(shù)，經(jīng)過開始計數(shù)，經(jīng)過00000000、 00010001、00100010、00110011、01000100、01010101六個穩(wěn)定狀態(tài)六個穩(wěn)定狀態(tài) 后，強制其回到后，強制其回到00000000狀態(tài)，再從新開始計數(shù)。狀態(tài)，再從新開始計數(shù)。 強制清強制清0 0 數(shù)字電子技術基礎第五章 時序邏輯電路61 當當 Q3Q2Q1Q0狀狀 態(tài)為態(tài)為01100110 時，立刻時，立刻 實現(xiàn)清實現(xiàn)清0 0。 兩個問題兩個問題: : 為什么說它是立刻清為什么說它是立刻清0 0？ 011

20、00110是被舍去的狀態(tài)，為什么出現(xiàn)在正常是被舍去的狀態(tài)，為什么出現(xiàn)在正常 的計數(shù)狀態(tài)中？的計數(shù)狀態(tài)中？ 1 1cpcp 2 2cpcp 3 3cpcp 4 4cpcp5 5cpcp 6 6cpcp 無需無需cpcp 數(shù)字電子技術基礎第五章 時序邏輯電路62 7416074160具有具有異步清異步清0 0端，可以隨時清端，可以隨時清0 0； 用于反饋清用于反饋清0 0的的Q3Q2Q1Q0狀態(tài)只在極短的狀態(tài)只在極短的 瞬間出現(xiàn)，該狀態(tài)瞬間出現(xiàn)，該狀態(tài)不應計入不應計入有效循環(huán)狀態(tài)；有效循環(huán)狀態(tài)； 反饋清反饋清0 0過程過程不可靠不可靠； C C不會輸出不會輸出計數(shù)滿信號。計數(shù)滿信號。 數(shù)字電子技術

21、基礎第五章 時序邏輯電路63 方法方法2 2：反饋置數(shù)法反饋置數(shù)法( (置數(shù)法置數(shù)法) )，該法適用，該法適用 于有置數(shù)輸入端的集成計數(shù)器。于有置數(shù)輸入端的集成計數(shù)器。7416074160為為 置數(shù)。置數(shù)。 1 1 兩個問題兩個問題: : 什么時候數(shù)據(jù)什么時候數(shù)據(jù)D3D0D3D0被裝載？被裝載？ 目前為幾進制計數(shù)？目前為幾進制計數(shù)？ 當狀態(tài)當狀態(tài) 為為01100110， 且必須且必須 遇到遇到CPCP 上升沿上升沿 7 7進制進制 數(shù)字電子技術基礎第五章 時序邏輯電路64 1 1cpcp 2 2cpcp 3 3cpcp 4 4cpcp5 5cpcp 6 6cpcp 需需7 7cpcp 注意：注

22、意：置數(shù)法解決了清置數(shù)法解決了清0 0法工作不可靠問法工作不可靠問 題；但計數(shù)循環(huán)中仍沒有出現(xiàn)題；但計數(shù)循環(huán)中仍沒有出現(xiàn)10011001狀態(tài)，因狀態(tài)，因 此當計滿此當計滿7 7個脈沖后，進位輸出端個脈沖后，進位輸出端C C仍然仍然不會不會 有進位有進位輸出。輸出。 數(shù)字電子技術基礎第五章 時序邏輯電路65 方法方法3 3：有進位的：有進位的反饋置數(shù)法反饋置數(shù)法 思路：思路： 7416074160只有當只有當Q3Q2Q1Q0=1001=1001時，才會有進位，時，才會有進位， 想辦法把想辦法把10011001保留在效循環(huán)中，就能實現(xiàn)狀態(tài)每保留在效循環(huán)中，就能實現(xiàn)狀態(tài)每 循環(huán)一周，循環(huán)一周，C C

23、自動進位自動進位1 1次。次。 由于要求為由于要求為6 6進制，需要保留進制，需要保留6 6個連續(xù)狀態(tài)，個連續(xù)狀態(tài)， 舍去舍去4 4個連續(xù)狀態(tài)。個連續(xù)狀態(tài)。( (顯然，顯然，10011001應當被保留應當被保留) ) 用用7416074160實現(xiàn)能自動進位的實現(xiàn)能自動進位的6 6進制計數(shù)器進制計數(shù)器 數(shù)字電子技術基礎第五章 時序邏輯電路66 0 0 1 1 強制置數(shù)強制置數(shù) 數(shù)字電子技術基礎第五章 時序邏輯電路67 7416074160具有具有同步置數(shù)同步置數(shù)端，可在端，可在CPCP上升沿上升沿 強制裝入數(shù)據(jù)；強制裝入數(shù)據(jù)； 用于反饋置數(shù)的用于反饋置數(shù)的Q3Q2Q1Q0狀態(tài)應狀態(tài)應計入計入有有

24、 效循環(huán)狀態(tài)；效循環(huán)狀態(tài)； 反饋置數(shù)過程反饋置數(shù)過程可靠可靠； 對于對于7416074160，若有效循環(huán)中包含，若有效循環(huán)中包含10011001狀狀 態(tài)，態(tài)，C C可以可以自動輸出自動輸出計數(shù)滿信號。計數(shù)滿信號。 數(shù)字電子技術基礎第五章 時序邏輯電路68 另外，另外，7416174161和和7416074160具有相同控制端和具有相同控制端和 功能表，唯一不同之處是功能表，唯一不同之處是7416174161為為1616進制計進制計 數(shù)器。數(shù)器。 思考題：如何用思考題：如何用7416174161實現(xiàn)能自動進位的實現(xiàn)能自動進位的 6 6進制計數(shù)器？進制計數(shù)器？ 顯然顯然, ,能能自動進位的反饋置數(shù)

25、法自動進位的反饋置數(shù)法，是一，是一 種最行之有效的構建任意進制種最行之有效的構建任意進制( (MNMN) )計數(shù)器計數(shù)器 的方法。的方法。 數(shù)字電子技術基礎第五章 時序邏輯電路69 情況情況1 1：當當M M可分解為可分解為M=N1M=N1N2N2。 例：用兩片同步十進制計數(shù)器例：用兩片同步十進制計數(shù)器7416074160接成接成 100100進制計數(shù)器進制計數(shù)器。 同步進位同步進位( (并行進位并行進位) )方式方式 數(shù)字電子技術基礎第五章 時序邏輯電路70 異步進位異步進位( (串行進位串行進位) )方式方式 數(shù)字電子技術基礎第五章 時序邏輯電路71 情況情況2 2：當當M M不可分解，即

26、不可分解，即M M為素數(shù)。為素數(shù)。 有兩種方法用以解決有兩種方法用以解決M M不可分解時的擴展不可分解時的擴展 問題，其一是整體清問題，其一是整體清0 0法，其二是整體置數(shù)法。法，其二是整體置數(shù)法。 但由于異步整體清但由于異步整體清0 0法有工作不可靠的弊端，法有工作不可靠的弊端， 這里僅介紹這里僅介紹整體置數(shù)法整體置數(shù)法。 數(shù)字電子技術基礎第五章 時序邏輯電路72 例：用兩片同步十進制計數(shù)器例：用兩片同步十進制計數(shù)器7416074160接成接成 2929進制計數(shù)器進制計數(shù)器。 0 01 12 23 327272828 令令LD=0LD=0，強制置入強制置入00000000 數(shù)字電子技術基礎第

27、五章 時序邏輯電路73 5.4 5.4 時序邏輯電路的設計方法時序邏輯電路的設計方法 計數(shù)器的設計是對前述計數(shù)器原理圖分析計數(shù)器的設計是對前述計數(shù)器原理圖分析 的逆過程。的逆過程。 回憶回憶分析步驟：分析步驟： 數(shù)字電子技術基礎第五章 時序邏輯電路74 (1) (1)畫畫狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖和和狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表 數(shù)字電子技術基礎第五章 時序邏輯電路75 Q3 Q2 Q1 Q0進位進位C 0 0 0 0 0 00 0 0 0 0 0 0 10 1 0 0 0 0 1 01 0 0 0 0 0 1 11 1 0 1 0 1 0 00 0 0 1 0 1 0 10 1 0 1 0 1 1 01

28、0 0 1 0 1 1 11 1 1 0 1 0 0 00 0 1 0 1 0 0 10 1 1 0 1 0 1 01 0 1 0 1 0 1 11 1 1 1 1 1 0 00 0 1 1 1 1 0 10 1 1 1 1 1 1 01 0 1 1 1 1 1 11 1 0 0 0 0 0 10 1 0 0 0 0 1 01 0 0 0 0 0 1 11 1 0 1 0 1 0 00 0 0 1 0 1 0 10 1 0 1 0 1 1 01 0 0 1 0 1 1 11 1 1 0 1 0 0 00 0 1 0 1 0 0 10 1 1 0 1 0 1 01 0 1 0 1 0 1 11

29、1 1 1 1 1 0 00 0 1 1 1 1 0 10 1 1 1 1 1 1 01 0 1 1 1 1 1 1 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 n+1 0 0 Q n+1 3 Q n+1 2 Q n+1 1 Q 數(shù)字電子技術基礎第五章 時序邏輯電路76 (2) (2) 寫寫輸出方程輸出方程 Y=Q3Q2Q1Q0 n+1 Q= JQ+KQ 00 n+1 0000 Q=J Q +K Q = Q 11100 n+1 1111 Q= J Q +K Q =QQ+QQ 010

30、1 n+1 2222222 Q=J Q +K Q =QQ+QQQQ (3) (3) 寫寫狀態(tài)方程狀態(tài)方程并和并和特性方程特性方程對比，得對比，得驅(qū)驅(qū) 動方程。動方程。 11100 n+1 1111 Q= J Q +K Q =QQ+QQ 0101 n+1 2222222 Q=J Q +K Q =QQ+QQQQ 01201 n+1 33333323 Q Q QQQ= J Q +=+QKQQQQ 00 n+1 0000 Q=J Q +K Q = Q 00 n+1 0000 Q=J Q +K Q = Q 11100 n+1 1111 Q= J Q +K Q =QQ+QQ 0101 n+1 222222

31、2 Q=J Q +K Q =QQ+QQQQ 01201 n+1 33333323 Q Q QQQ= J Q +=+QKQQQQ 01201 n+1 33333323 Q QQQQ= J Q +=+QKQQQQ 數(shù)字電子技術基礎第五章 時序邏輯電路77 (4)(4) 1 00 J = K = 110 J = K =Q 2201 J = K =Q Q 33012 J = K =Q QQ (5) (5)根據(jù)根據(jù) 數(shù)字電子技術基礎第五章 時序邏輯電路78 思考題：思考題：用用觸發(fā)器觸發(fā)器設計一個帶進位輸出設計一個帶進位輸出 的十三進制計數(shù)器，如何設計？的十三進制計數(shù)器，如何設計？( (請說出設請說出設

32、 計思路計思路) ) /1/1 數(shù)字電子技術基礎第五章 時序邏輯電路79 Q3 Q2 Q1 Q0進位進位C 0 0 0 0 0 00 0 0 0 0 0 0 10 1 0 0 0 0 1 01 0 0 0 0 0 1 11 1 0 1 0 1 0 00 0 0 1 0 1 0 10 1 0 1 0 1 1 01 0 0 1 0 1 1 11 1 1 0 1 0 0 00 0 1 0 1 0 0 10 1 1 0 1 0 1 01 0 1 0 1 0 1 11 1 1 0 1 0 0 0 1 1 1 1 0 10 1 1 1 1 1 1 01 0 1 1 1 1 1 11 1 0 0 0 0 0

33、 10 1 0 0 0 0 1 01 0 0 0 0 0 1 11 1 0 1 0 1 0 00 0 0 1 0 1 0 10 1 0 1 0 1 1 01 0 0 1 0 1 1 11 1 1 0 1 0 0 00 0 1 0 1 0 0 10 1 1 0 1 0 1 01 0 1 0 1 0 1 11 1 1 1 1 1 0 00 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 n+1 0 0 Q n+1 3 Q n+1 2 Q n+1 1 Q 化簡化簡 時，時， 注意注意 利用利用 無關無關 項項

34、數(shù)字電子技術基礎第五章 時序邏輯電路80 前述的計數(shù)器也是時序電路，也可前述的計數(shù)器也是時序電路，也可 用經(jīng)典方法來設計，只不過計數(shù)器不用用經(jīng)典方法來設計，只不過計數(shù)器不用 邏輯抽象，也沒有輸入變量，可以省略邏輯抽象，也沒有輸入變量，可以省略 經(jīng)典設計方法的一些步驟。事實上，計經(jīng)典設計方法的一些步驟。事實上，計 數(shù)器的設計方法正是經(jīng)過簡化的經(jīng)典設數(shù)器的設計方法正是經(jīng)過簡化的經(jīng)典設 計方法。計方法。 時序邏輯電路的經(jīng)典設計方法可用時序邏輯電路的經(jīng)典設計方法可用 于于任何任何時序邏輯問題的設計。時序邏輯問題的設計。 數(shù)字電子技術基礎第五章 時序邏輯電路81 經(jīng)典設計方法的步驟如下：經(jīng)典設計方法的步

35、驟如下： 由文字描由文字描 述的邏輯述的邏輯 問題問題 原始狀原始狀 態(tài)圖態(tài)圖 最簡狀態(tài)最簡狀態(tài) 轉(zhuǎn)換圖轉(zhuǎn)換圖 畫電畫電 路圖路圖 檢查電檢查電 路能否路能否 自啟動自啟動 求輸出方程和狀求輸出方程和狀 態(tài)方程，將狀態(tài)態(tài)方程，將狀態(tài) 方程和特性方程方程和特性方程 對比得驅(qū)動方程對比得驅(qū)動方程 狀態(tài)轉(zhuǎn)狀態(tài)轉(zhuǎn) 換表換表 邏輯邏輯 抽象抽象 化簡化簡 狀態(tài)狀態(tài) 編碼編碼 數(shù)字電子技術基礎第五章 時序邏輯電路82 例：例：用觸發(fā)器設計一個用觸發(fā)器設計一個111111串行數(shù)據(jù)檢串行數(shù)據(jù)檢 測器，該檢測器有一個輸入端測器，該檢測器有一個輸入端X X和一個輸和一個輸 出端出端Y Y，輸入輸入X X為一串隨機信號，當連續(xù)為一串隨機信號，當連續(xù) 輸入三個和三個以上輸入三個和三個以上1 1時，輸出為時，輸出為1 1，否，否 則輸出為則輸出為0 0。 X X Y Y 0 01 10 01 11 11 10 01 10 0 數(shù)字電子技術基礎第五章 時序邏輯電路83 解：解：(1)(1)邏輯抽象出邏輯抽象出原始狀態(tài)轉(zhuǎn)換圖原始狀態(tài)轉(zhuǎn)換圖 設設 S0 S0 為為X X沒有輸入沒有輸入1 1以前的狀態(tài)；以前的狀態(tài)； S1 S1 為為X X輸入輸入1 1個個1 1以后的狀態(tài)；以