集成電路工藝設(shè)計(jì)原理試題卷總體答案解析

1、-考試-學(xué)資學(xué)習(xí)網(wǎng)-押題- 目錄 一、填空題（每空1分，共24分） . 1 二、判斷題（每小題1.5分，共9分） . 2 三、簡(jiǎn)答題（每小題4分，共28分） . 3 四、計(jì)算題（每小題5分，共10分） . 5 五、綜合題（共9分） . 6 一、 填空題（每空1分，共24分） 1. 制作電阻分壓器共需要三次光刻，分別是 電阻薄膜層光刻、 高層絕緣層光刻 和 互連金屬層光刻。 2. 集成電路制作工藝大體上可以分成三類，包括圖形轉(zhuǎn)化技術(shù)、薄膜制備技術(shù)、摻雜技術(shù)。 點(diǎn)缺陷 面缺陷 體缺陷 、 等四種。線缺陷 、 3. 晶體中的缺陷包括 、 氧化硅 粗硅 高純四氯化硅 高純硅。 4. 高純硅制備過程為

2、低純四氯化硅 5. 直拉法單晶生長(zhǎng)過程包括 下種 、 收頸 、 放肩 、 等徑生長(zhǎng) 、 收尾 等步驟。 切片 拋光 等工序過程方可制備出符合集成電路制造要求的硅襯底 、 、 研磨 6. 提拉出合格的單晶硅棒后，還要經(jīng)過 片。 7. 常規(guī)的硅材料拋光方式有： 機(jī)械 拋光， 化學(xué) 拋光， 機(jī)械化學(xué) 拋光等。 干氧氧化 氫氧合成氧化 。 濕氧氧化 、 、 水蒸汽氧化 、 的方法可分為四種，包括8. 熱氧化制備SiO 2 磷 砷（As）掩蔽 作用。 、銻（Sb、 硼 ）等元素具有 、9. 硅平面工藝中高溫氧化生成的非本征無定性二氧化硅對(duì) 可動(dòng)離子電荷 界面陷阱電荷 、氧化層陷阱 、 等電荷。界面存在有

3、10. 在SiO內(nèi)和Si- SiO 、 氧化層固定電荷22 濺射法真空蒸發(fā)法 熱分解淀積法 等。、 熱氧化法 、 、 、 陽極氧化法 11. 制備SiO2的方法有 余誤差 常規(guī)平面工藝擴(kuò)散工序中的恒定表面源擴(kuò)散過程中，雜質(zhì)在體內(nèi)滿足 函數(shù)分布。常規(guī)平面工藝擴(kuò)散工序中的有限表12. 高斯分布 函數(shù)分布。 面源擴(kuò)散過程中，雜質(zhì)在體內(nèi)滿足 13. 離子注入在襯底中產(chǎn)生的損傷主要有 點(diǎn)缺陷、非晶區(qū)、非晶層 等三種。 14. 離子注入系統(tǒng)結(jié)構(gòu)一般包括離子源、磁分析器、加速管、聚焦和掃描系統(tǒng)、靶室等部分。 電阻加熱源激光加熱源 、 高頻感應(yīng)加熱蒸發(fā)源 、 等。 15. 真空蒸發(fā)的蒸發(fā)源有 電子束加熱源 、

4、 16. 真空蒸發(fā)設(shè)備由三大部分組成，分別是真空系統(tǒng)、蒸發(fā)系統(tǒng)、基板及加熱系統(tǒng)。 17. 自持放電的形式有輝光放電、弧光放電、電暈放電、火花放電。 18. 離子對(duì)物體表面轟擊時(shí)可能發(fā)生的物理過程有 反射、產(chǎn)生二次電子、濺射、注入。 直流濺射 磁控濺射（反應(yīng)濺射、離子束濺射） 等。 、 、 射頻濺射 、 偏壓濺射19. 濺射鍍膜方法有 20. 常用的濺射鍍膜氣體是氬氣（Ar）,射頻濺射鍍膜的射頻頻率是13.56MHz。 等離子體 光能 等。 CVD過程中化學(xué)反應(yīng)所需的激活能來源有？ 、熱能 、 21. 22. 根據(jù)向襯底輸送原子的方式可以把外延分為： 氣相外延 、液相外延 、固相外延 。 23.

5、 硅氣相外延的硅源有 四氯化硅（SiCl4）、三氯硅烷（SiHCl3）、二氯硅烷（SiH2Cl2）、硅烷（SiH4）等。 24. 特大規(guī)模集成電路（ULIC）對(duì)光刻的基本要求包括 高分辨率、高靈敏度的光刻膠、低缺陷、精密的套刻對(duì)準(zhǔn)、對(duì)大尺寸硅片 的加工 等五個(gè)方面。 涂膠 前烘顯影 腐蝕 、 堅(jiān)膜 、 曝光 、 、 、 常規(guī)硅集成電路平面制造工藝中光刻工序包括的步驟有25. 、 去膠等。 26. 光刻中影響甩膠后光刻膠膜厚的因素有 溶解度 、 溫度 、 甩膠時(shí)間 、 轉(zhuǎn)速 。 腐蝕時(shí)間 溶液的攪拌方式 等。 、 、 、 腐蝕液溫度 27. 控制濕法腐蝕的主要參數(shù)有 腐蝕液濃度 28. 濕法腐蝕

6、Si所用溶液有 硝酸-氫氟酸-醋酸（或水）混合液 、KOH溶液 等，腐蝕SiO2常用的腐蝕劑是 HF溶液 ，腐蝕 Si3N4常用的腐蝕劑是 磷酸 。 29. 濕法腐蝕的特點(diǎn)是 選擇比高 、 工藝簡(jiǎn)單 、 各向同性 、 線條寬度難以控制 。 氧化 擴(kuò)散離子注入（外延、CVD、PVD） 等 刻蝕 、 常規(guī)集成電路平面制造工藝主要由 光刻 、 、 、 30. 工藝手段組成。 31. 設(shè)計(jì)與生產(chǎn)一種最簡(jiǎn)單的硅雙極型PN結(jié)隔離結(jié)構(gòu)的集成電路，需要 埋層光刻、隔離光刻、基區(qū)光刻、發(fā)射區(qū)光刻、引線區(qū) 光刻、反刻鋁電極等六次光刻。 32. 集成電路中隔離技術(shù)有哪些類？ 二、 判斷題（每小題1.5分，共9分）

7、1. 連續(xù)固溶體可以是替位式固溶體，也可以是間隙式固溶體（ ） 2. 管芯在芯片表面上的位置安排應(yīng)考慮材料的解理方向，而解理向的確定應(yīng)根據(jù)定向切割硅錠時(shí)制作出的定位面為依據(jù)。（） 3. 當(dāng)位錯(cuò)線與滑移矢量垂直時(shí)，這樣的位錯(cuò)稱為刃位錯(cuò)，如果位錯(cuò)線與滑移矢量平行，稱為螺位錯(cuò)（） 4. 熱氧化過程中是硅向二氧化硅外表面運(yùn)動(dòng)，在二氧化硅表面與氧化劑反應(yīng)生成二氧化硅。（ ） 5. 熱氧化生長(zhǎng)的SiO2都是四面體結(jié)構(gòu)，有橋鍵氧、非橋鍵氧，橋鍵氧越多結(jié)構(gòu)越致密，SiO2中有離子鍵成份，氧空位表現(xiàn)為帶正電。（ ） 6. SiO2中5價(jià)的網(wǎng)絡(luò)形成者可使結(jié)構(gòu)強(qiáng)度增加，而3價(jià)的網(wǎng)絡(luò)形成者可使結(jié)構(gòu)強(qiáng)度減?。ǎ?7.

8、SiO2作為擴(kuò)散掩蔽膜需要滿足一定的厚度要求。（） 8. 硅熱氧化形成SiO2體積將增加約1倍（） 9. 溫度對(duì)氧化速率常數(shù)A、B都有影響，壓強(qiáng)只影響氧化速率常數(shù)B。 （ ） 10. 在常規(guī)熱氧化工藝中干氧氧化的速度最快。（ ） 11. 半導(dǎo)體器件生產(chǎn)中所制備的二氧化硅薄膜屬于無定形二氧化硅。（ ） 12. 二氧化硅膜能有效的對(duì)擴(kuò)散雜質(zhì)起掩蔽作用的基本條件是雜質(zhì)在硅中的擴(kuò)散系數(shù)大于在二氧化硅中的擴(kuò)散系數(shù)。 （ ） 13. 預(yù)淀積擴(kuò)散是為了提供足夠的雜質(zhì)總量，而再分布擴(kuò)散是為了達(dá)到需要的擴(kuò)散深度并同時(shí)在硅的表面獲得一定厚度的氧化層。（ ） 14. 基區(qū)主擴(kuò)散屬于有限表面源擴(kuò)散。（ ） 15. 雜

9、質(zhì)在硅晶體中的擴(kuò)散機(jī)制主要有兩種：間隙式擴(kuò)散、替位式擴(kuò)散。其中間隙式擴(kuò)散比替位式擴(kuò)散困難。（ ） 16. 替位式擴(kuò)散就是替位雜質(zhì)和鄰近晶格位置上的原子互換。（ ） 17. 熱擴(kuò)散摻雜的工藝可以一步實(shí)現(xiàn)。（ ） 18. 離子注入工藝中被摻雜的材料稱為靶，靶材料可以是晶體，也可以是非晶體，非晶靶也稱為無定形靶。（ ） 19. 有限表面源擴(kuò)散與離子注入的雜質(zhì)分布都滿足高斯函數(shù)，兩種摻雜工藝雜質(zhì)最高濃度位置都在硅片表面。（ ） 20. 離子注入工藝中入射離子能量低于臨界能量時(shí)核阻止本領(lǐng)占主導(dǎo)，高于臨界能量時(shí)電子阻止本領(lǐng)占主導(dǎo)（） 21. 蒸發(fā)鍍膜中電阻加熱源可分為直接加熱源和間接加熱源，其中直接加熱源

10、的加熱體和待蒸發(fā)材料的載體為同一物體；而間接加熱源是把待蒸發(fā)材料放入坩堝中進(jìn)行間接加熱。（） 22. 蒸發(fā)鍍膜中電阻加熱源可分為直接加熱源和間接加熱源，其中間接加熱源是把待蒸發(fā)材料放入坩堝中，對(duì)坩堝進(jìn)行間接加熱。（） 23. 常用的濺射鍍膜方法有直流濺射、射頻濺射、磁控濺射，其中磁控濺射的氣壓最低、靶電流密度最高。（） 24. CVD系統(tǒng)包括熱壁式CVD系統(tǒng)和冷壁式CVD系統(tǒng)，在冷壁式CVD系統(tǒng)中側(cè)壁溫度與沉底溫度相等。（ ） 25. 實(shí)現(xiàn)對(duì)CVD淀積多晶硅摻雜主要有三種工藝：擴(kuò)散、離子注入、原位摻雜。由于原位摻雜比較簡(jiǎn)單，所以被廣泛采用。（ ） 26. LPCVD系統(tǒng)中淀積速率是受表面反應(yīng)控

11、制的，APCVD系統(tǒng)中淀積速率受質(zhì)量輸運(yùn)控制（） 27. 相同摻雜濃度下，多晶硅的電阻率比單晶硅的電阻率高得多（） 28. LPCVD多晶硅和氮化硅等薄膜易形成保形覆蓋，在低溫APCVD中，非保形覆蓋一般比較常見。（） 29. PSG高溫回流需要的溫度要比BPSG高（） 30. 通常稱在低阻襯底材料上生長(zhǎng)高阻外延層的工藝為正向外延，反之稱為反向外延。（ ） 31. 在紫外光曝光、X射線曝光、電子束曝光技術(shù)中可實(shí)現(xiàn)直寫式曝光不需要掩模版的是X射線曝光技術(shù)。（ ） 32. 制備光刻掩膜版，希望黑白區(qū)域間的過渡區(qū)越大越好。（ ） 33. 滿足雙極晶體管的正常工作，需要晶體管的基區(qū)非常薄，小于少子的擴(kuò)

12、散長(zhǎng)度才可，這樣使擴(kuò)散遠(yuǎn)遠(yuǎn)大于復(fù)合。（ ） 34. 集成電路制造工藝中隔離擴(kuò)散的深度可以不超過外延層的厚度。（ ） 35. PN結(jié)隔離所依據(jù)的基本原理是利用PN結(jié)正向偏置時(shí)的高阻性。（ ） 三、簡(jiǎn)答題（每小題4分，共28分） 1. 金剛石晶格111雙層密排面具有的性質(zhì)。 為什么硅單晶在生長(zhǎng)、化學(xué)腐蝕、解理、擴(kuò)散速度等方面具有各向異性的特點(diǎn) ? 2.畫圖說明硅晶體的原子排列情況。3. 固溶度。 4. 飽和蒸氣壓。 5. 硅片主、副定位面的主要作用。 6. 硅片加工過程中倒角工序的作用。 7.、舉例說明SiO在8. IC中的作用？ 2熱氧化過程經(jīng)過哪幾個(gè)步驟？9. 10. 如圖所示為在640Tor

13、r的水汽氧化時(shí)，（111）晶面硅和（100）晶面硅氧化層厚度與氧化時(shí)間、溫度的關(guān)系，分析為何隨著溫 度升高、時(shí)間延長(zhǎng)不同晶面硅的氧化層厚度差異減小。 -濕干相結(jié)合的方法？ 實(shí)際制備較厚的SiO薄膜時(shí)為何多采用干-11.2 氧化工藝中的雜質(zhì)分凝現(xiàn)象。12. 13. 擴(kuò)散工藝。 14. 常規(guī)高溫?cái)U(kuò)散過程中的恒定表面源擴(kuò)散與有限表面源擴(kuò)散兩擴(kuò)散條件主要區(qū)別在哪里？ 15. 實(shí)際擴(kuò)散工藝為何多采用兩步擴(kuò)散工藝來完成？ 16. 簡(jiǎn)述投射式氣體浸沒激光摻雜技術(shù)的原理。 17. 離子注入。 18. 離子注入技術(shù)的主要特點(diǎn)？ 19. 離子注入過程中輕離子和重離子引起的損傷有何不同？ 20. 熱退火及其作用，常

14、規(guī)退火有哪些缺點(diǎn)？ 21. 對(duì)比說明真空蒸發(fā)與濺射的特點(diǎn)。 22. 真空蒸發(fā)法制備薄膜需要通過幾個(gè)基本過程： 23. 膜中電阻加熱源對(duì)加熱材料的要求 有哪些？ 24. 制備薄膜與蒸發(fā)法相比突出的特點(diǎn)是什么？ 25. 自持放電的條件及物理意義。 26. 等離子體： 27. 射頻輝光放電的特點(diǎn)： 28. 濺射鍍膜法： 29. 濺射閾值 30. 磁控濺射的特點(diǎn)： 31. 為何任何處于等離子體中的物體相對(duì)于等離子體來講都呈現(xiàn)出負(fù)電位，并且在物體的表面附近出現(xiàn)正電荷積累？ 32. 射頻濺射中每個(gè)電極都可能因自偏壓效應(yīng)而受到離子轟擊發(fā)生濺射，如何減小對(duì)襯底的轟擊? 33. 濺射率。 34. 化學(xué)氣相淀積（

15、Chemical Vapor Deposition）CVD？ 化學(xué)氣相淀積，簡(jiǎn)稱CVD,是集成電路工藝中用來制備薄膜的一種方法，這種方法是把含有薄膜元素的氣態(tài)反應(yīng)劑或者液態(tài)反應(yīng)劑的蒸汽，以合理的流速引入反應(yīng)室，在襯底表面發(fā)生化學(xué)反應(yīng)并在襯底表面淀積薄膜 35. 化學(xué)氣相淀積過程的步驟？ 36. 邊界層？ 37. 化學(xué)氣相淀積的二氧化硅薄膜在ULSI中的應(yīng)用:？ 38. CVD化學(xué)反應(yīng)必須滿足的條件有哪些？ 39. CVD系統(tǒng)通常包括哪些子系統(tǒng)？ （1）氣態(tài)源或液態(tài)源，（2）氣體輸入管道，（3）氣體流量控制系統(tǒng)，（4）反應(yīng)室，（5）基座加熱及控制系統(tǒng)（有些系統(tǒng)的反應(yīng)復(fù)活能通過其他方法引入），（6

16、）溫度控制及測(cè)量系統(tǒng)等。 40. 多晶硅薄膜的在集成電路制造中的應(yīng)用有哪些？ 41. CVD工藝中，何謂保形覆蓋？ 42. 外延 指在單晶襯底（如硅片上）按襯底晶向生長(zhǎng)單晶薄膜的工藝過程。 43. 選擇外延 指利用外延生長(zhǎng)的基本原理，以及硅在絕緣體上很難核化成*的特性，在硅表面的特定區(qū)域生長(zhǎng)外延層而其他區(qū)域部生長(zhǎng)的技術(shù) 44. SOS技術(shù) 通常也稱在*襯底材料上生長(zhǎng)高阻外延層的工藝為正向外延，反之稱為反向外延，如果生長(zhǎng)的外延層和襯底是同一種材料，那么這種工藝就叫做同質(zhì)外延 外延生長(zhǎng)的薄膜材料與沉底材料不同，或者說生長(zhǎng)化學(xué)組分，甚至物理結(jié)構(gòu)與陳地完全不同的外延層，相應(yīng)工藝就叫做異質(zhì)外延 45.

17、分子束外延 是一種在超高真空下的蒸發(fā)技術(shù)，是利用蒸發(fā)源提供的定向分子束或原子束撞擊到清潔的襯底表面上生成外延層的工藝過程 46. 硅外延工藝中減小自摻雜效應(yīng)的方法有哪些？ 47. 光刻。 48. ULSI對(duì)圖形轉(zhuǎn)移的要求有哪些？ 49. 光學(xué)光刻中的駐波效應(yīng)是如何形成的？對(duì)光刻有何影響？如何消除？ 50. 對(duì)比說明正、負(fù)光刻膠的差別？ 51. 光刻顯影后顯微鏡檢查的內(nèi)容有哪些？ 52. 光刻工藝中前烘的目的是什么？ 53. X射線光刻中為何X射線波長(zhǎng)選擇在2-40?范圍內(nèi)？ 54. 紫外曝光的方法有哪些？說明各自特點(diǎn)。 55. 光刻工藝中對(duì)掩膜版的要求有哪些？ 56. 鉻版有哪些特點(diǎn) 57.

18、畫圖說明鉻掩模版基本結(jié)構(gòu)； 58. 腐蝕工藝中的選擇比。 59. 濕法腐蝕的特點(diǎn)。 60. 什么是干法刻蝕？ 61. 何謂反應(yīng)離子刻蝕？ 62. 何謂集成電路？ 四、計(jì)算題（每小題5分，共10分） 1、已知硅晶體晶格常數(shù)為a，根據(jù)硅晶體結(jié)構(gòu)的特點(diǎn)，求硅晶體中原子密度、最小原子間距、空間利用率、晶向原子線密度、(110)晶面原子面密度。 2、 已知N型Si襯底N=10cm，硼預(yù)擴(kuò)散溫度為1000，D=210cm/s，時(shí)間為20min,Ns=410cm，由N/N求得A=6.5，-3215-14-320BBS求結(jié)深為多少微米？（保留兩位有效數(shù)字） 3、已知N型Si襯底N=210cm，硼預(yù)擴(kuò)散溫度為1

19、200，D=310cm/s，時(shí)間為2小時(shí)，Ns=6.410cm，-3-131915-32B )=2.9，求結(jié)深為多少微米？（保留兩位有效數(shù)字）(3.12510erfc-5-1，10cmNs=4晶體管基區(qū)硼預(yù)淀積的溫度為950，時(shí)間為10min，4、某集成電路采用的n型外延層襯底濃度為N=210cm-32016-31B，試求再分布后的結(jié)深為多少微/s10cm1180，時(shí)間為50min，D=1)=2.89D=510cm/s，erfc(510，再分布的溫度為2-52-1-15-1221 米？（保留三位有效數(shù)字）3?16cm10N?，試確定預(yù)淀積所需要的時(shí)80/5、某硅晶體管基區(qū)硼預(yù)淀積的溫度為950

20、，襯底，要求預(yù)淀積后的方塊電阻為B3?20 1?cmN?4?10?)?cm?660(2?15scm/10D?5?s，)=2.9510。已知，erfc。 間為多少min(答案只保留整數(shù))(2.5-5-1cm?5?0.，試求1015cm-21.56、已知n型硅外延層的電阻率為，現(xiàn)在用硼離子注入法形成基區(qū)，其能量為80kev，若注入劑量為，注入離子cm，襯底摻雜濃度為10注入離子的平均濃度為多少。已知平均投影射程為308.1nm，投影射程的標(biāo)準(zhǔn)偏差為88.9nm-3162?x?RN1?p?sn(x?)?exp（保留三位有效數(shù)字）濃度與深度的關(guān)系式為 。? 2?R?2R?p?p0.5?cm，現(xiàn)在用硼離

21、子注入法形成基區(qū)，其能量為80kev，若注入劑量為N=1.510cm7、已知n型硅外延層的電阻率為，試-215s求結(jié)深為多少。已知R=308.1nm，?R=88.9nm，N=10cm。（保留三位有效數(shù)字） -316Bpp 五、綜合題（共9分） 1、 N阱CMOS工藝流程如下，根據(jù)流程簡(jiǎn)要回答后面問題。（15分） CMOS工藝流程：1.初始氧化；2.光刻1，刻N(yùn)阱窗口；3.離子注入形成N阱；4. LPCVD淀積SiN；5.光刻2，保留NMOS有源區(qū)不動(dòng)，場(chǎng)區(qū)硼離子注入；6.場(chǎng)區(qū)氧化1；7.光刻3，N阱中非有源區(qū)磷離子注入；8. 場(chǎng)區(qū)氧化2；9.HCl氣氛中干氧生成柵氧化層及調(diào)整開啟電壓；10.多

22、晶硅淀積；11.光刻4，NMOS源、漏形成；12.光刻5 ，PMOS源、漏形成；13.PSG淀積；14.光刻6形成金屬化接觸孔；15.蒸鋁、刻鋁、合金、鈍化、開壓焊孔。 問題： 1.工藝1中氧化生成的SiO2為何能作為擴(kuò)散的掩蔽膜？（2分） 2.每一步光刻的基本流程？（2分） 3.工藝3中注入的是什么離子？（1分） 4.何謂有源區(qū)、場(chǎng)區(qū)？（2分） 5.工藝5、6、7、8中的場(chǎng)區(qū)氧化及離子注入的作用，為何能具有此作用？（3分） 6.工藝9中為何要在HCl氣氛中干氧生成SiO2？（2分） 7.工藝10中的多晶硅有何作用，與鋁相比有何優(yōu)點(diǎn)？（3分） 8. 下圖分別為N阱CMOS結(jié)構(gòu)圖和等效電路圖，請(qǐng)

23、在結(jié)構(gòu)圖中標(biāo)出等效電路圖中的V、V、V三點(diǎn)位置（3分） DDIO 答： 中的擴(kuò)散系數(shù)遠(yuǎn)小于硅中，所以擴(kuò)散速度遠(yuǎn)小于在硅中的擴(kuò)散速度。1. 相同條件下，需擴(kuò)散的雜質(zhì)在SiO2 涂膠、前烘、曝光、顯影、堅(jiān)膜、腐蝕、去膠等。2. （砷）3. P（磷）、As管的源、管的源、漏、柵極所在的區(qū)域，場(chǎng)區(qū)為器件之間的隔離區(qū)，區(qū)域內(nèi)無器件，是MOS4. 有源區(qū)為器件形成區(qū)域，即MOS 漏、柵極以外的區(qū)域。集成電路中的隔離主要是防止形成寄生的導(dǎo)電溝道，防止場(chǎng)區(qū)的寄生場(chǎng)效應(yīng)晶體管開啟。方法之一就是提高寄生場(chǎng)效應(yīng)MOS5. 管的閾值電壓，使其高于集成電路的工作電壓，提高閾值電壓的方法有兩個(gè)，一是增加場(chǎng)區(qū)二氧化硅層的厚

24、度，二是增大氧化層下 溝道的摻雜濃度，形成溝道阻止層結(jié)構(gòu)致密，缺陷少，界面態(tài)低，減少SiO2MOS管的一部分，其質(zhì)量直接影響器件性能，在HCl氣氛中干氧生成的6. 柵氧化層是 了可動(dòng)離子。提高了器件性能。多晶硅作為柵極材料，與鋁相比，多晶硅柵較好的解決了電遷移現(xiàn)象，同時(shí)多晶硅柵使工藝簡(jiǎn)化，即自對(duì)準(zhǔn)技術(shù)。在多晶硅柵7. 的掩蔽下自對(duì)準(zhǔn)地進(jìn)行源漏區(qū)雜質(zhì)注入，同時(shí)完成多晶硅柵的雜質(zhì)注入。) 分 標(biāo)準(zhǔn)埋層雙極晶體管工藝流程如下，根據(jù)流程簡(jiǎn)要回答后面問題。(202、隱1微米的氧化膜。(3)3-13歐厘米。(2) 隱埋氧化。生成厚度約為(1) 襯底制備。選用P型輕摻雜的硅片，晶向，電阻率(5)HF酸腐蝕掉

25、全部氧化層。埋光刻。刻蝕出隱埋擴(kuò)散窗口。(4)隱埋擴(kuò)散。擴(kuò)N型雜質(zhì)，目的是減小集電極串聯(lián)電阻，擴(kuò)散后用隔離擴(kuò)散。濃硼(8)埃，作為隔離擴(kuò)散掩膜。隔離氧化。厚度8000(7)光刻隔離區(qū)。外延。生長(zhǎng)N型外延層；厚度約6-8微米。(6)蒸金。襯底蒸金，這是邏輯電路要求的工藝，目的是提高電路的開關(guān)(9)擴(kuò)散，要求穿透外延層，擴(kuò)散后用HF酸腐蝕掉硼硅玻璃。(13)微米。再生成4000埃氧化層。基區(qū)擴(kuò)賽。擴(kuò)硼，預(yù)淀積加再分布兩步完成，結(jié)深速度。(10)基區(qū)氧化。(11)光刻基區(qū)。(12)2 光刻發(fā)射區(qū)。光刻引線微米。(15)(14)發(fā)射區(qū)磷擴(kuò)散。擴(kuò)磷，在收集極引線孔位置形成N型重?fù)诫s區(qū)，以制作歐姆接觸電極，基區(qū)寬度約為0.3 刻鋁?？涛g鋁膜，形成互連導(dǎo)線及壓焊塊。合金。在硅鋁間實(shí)現(xiàn)歐姆接觸?？住?16)蒸鋁。(17) 問題： 中的埋層有何作用？最理想的埋層雜質(zhì)是什么，為什么？（2分）(1)工藝(2)-(4) 中的外延層厚度由什么決定？（2分）(2) 工藝(5) 2分）(3) 本工藝中器件間的隔離是依據(jù)什么原理？集成電路工藝中還有哪些隔離方法（ 2分