華為PCB布線規(guī)范

1、華為PCB布線規(guī)范 (2007-01-14 23:33) 分類： PCB 技術(shù)-文章 Q/DKBA 深圳市華為技術(shù)有限公司企業(yè)標準 Q/DKBA-Y004-1999 印制電路板(PCB)設計規(guī)范 VER 1.0 1999-07-30發(fā)布 1999-08-30實施 深 圳 市 華 為 技 術(shù) 有 限 公 司 發(fā)布 前 言 本標準根據(jù)國家標準印制電路板設計和使用 等標準編制而成. 本標準于1998年07 月30日首次發(fā)布. 本標準起草單位: CAD研究部、硬件工程室 本標準主要起草人:吳多明 韓朝倫 胡慶虎 龔良忠 張珂 梅澤良 本標準批準人:周代琪 印制電路板(PCB)設計規(guī)范 1. 適用范圍

2、本規(guī)范適用于華為公司CAD設計的所有印制電路板(簡稱PCB). 2. 引用標準 下列標準包含的條文,通過在本標準中引用而構(gòu)成本標準的條文.在標準出版時,所示版本均為有效.所有標準都會被修訂,使用本標準的各方應探討,使用下列標準最新版本的可能性. GB 4588.388 印制電路板設計和使用 Q/DKBA-Y001-1999 印制電路板CAD工藝設計規(guī)范 1. 術(shù)語 1.1 PCB(Print circuit Board):印刷電路板. 1.2 原理圖:電路原理圖,用原理圖設計工具繪制的、表達硬件電路中各種器件之間的連接關系的圖. 1.3 網(wǎng)絡表:由原理圖設計工具自動生成的、表達元器件電氣連接關

3、系的文本文件,一般包含元器件封裝、網(wǎng)絡列表和屬性定義等組成部分. 1.4 布局:PCB設計過程中,按照設計要求,把元器件放置到板上的過程. 深圳市華為技術(shù)有限公司1999-07-30批準 1999-08-30實施 1.5 仿真:在器件的IBIS MODEL或SPICE MODEL支持下,利用EDA設計工具對PCB的布局、布線效果進行仿真分析,從而在單板的物理實現(xiàn)之前發(fā)現(xiàn)設計中存在的EMC問題、時序問題和信號完整性問題,并找出適當?shù)慕鉀Q方案. 深圳市華為技術(shù)有限公司1999-07-30批準 1999-08-30實施 II. 目的 A. 本規(guī)范歸定了我司PCB設計的流程和設計原則,主要目的是為PC

4、B設計者提供必須遵循的規(guī)則和約定. B. 提高PCB設計質(zhì)量和設計效率. 提高PCB的可生產(chǎn)性、可測試、可維護性. III. 設計任務受理 A. PCB設計申請流程 當硬件項目人員需要進行PCB設計時,須在PCB設計投板申請表中提出投板申請,并經(jīng)其項目經(jīng)理和計劃處批準后,流程狀態(tài)到達指定的PCB設計部門審批,此時硬件項目人員須準備好以下資料: 經(jīng)過評審的,完全正確的原理圖,包括紙面文件和電子件; 帶有MRPII元件編碼的正式的BOM; PCB結(jié)構(gòu)圖,應標明外形尺寸、安裝孔大小及定位尺寸、接插件定位尺寸、禁止布線區(qū)等相關尺寸; 對于新器件,即無MRPII編碼的器件,需要提供封裝資料; 以上資料經(jīng)

5、指定的PCB設計部門審批合格并指定PCB設計者后方可開始PCB設計. B. 理解設計要求并制定設計計劃 1. 仔細審讀原理圖,理解電路的工作條件.如模擬電路的工作頻率,數(shù)字電路的工作速度等與布線要求相關的要素.理解電路的基本功能、在系統(tǒng)中的作用等相關問題. 2. 在與原理圖設計者充分交流的基礎上,確認板上的關鍵網(wǎng)絡,如電源、時鐘、高速總線等,了解其布線要求.理解板上的高速器件及其布線要求. 3. 根據(jù)硬件原理圖設計規(guī)范的要求,對原理圖進行規(guī)范性審查. 4. 對于原理圖中不符合硬件原理圖設計規(guī)范的地方,要明確指出,并積極協(xié)助原理圖設計者進行修改. 5. 在與原理圖設計者交流的基礎上制定出單板的P

6、CB設計計劃,填寫設計記錄表,計劃要包含設計過程中原理圖輸入、布局完成、布線完成、信號完整性分析、光繪完成等關鍵檢查點的時間要求.設計計劃應由PCB設計者和原理圖設計者雙方簽字認可. 6. 必要時,設計計劃應征得上級主管的批準. IV. 設計過程 A. 創(chuàng)建網(wǎng)絡表 1. 網(wǎng)絡表是原理圖與PCB的接口文件,PCB設計人員應根據(jù)所用的原理圖和PCB設計工具的特性,選用正確的網(wǎng)絡表格式,創(chuàng)建符合要求的網(wǎng)絡表. 2. 創(chuàng)建網(wǎng)絡表的過程中,應根據(jù)原理圖設計工具的特性,積極協(xié)助原理圖設計者排除錯誤.保證網(wǎng)絡表的正確性和完整性. 3. 確定器件的封裝(PCB FOOTPRINT) 4. 創(chuàng)建PCB板 根據(jù)單

7、板結(jié)構(gòu)圖或?qū)臉藴拾蹇? 創(chuàng)建PCB設計文件; 注意正確選定單板坐標原點的位置,原點的設置原則: A. 單板左邊和下邊的延長線交匯點. B. 單板左下角的第一個焊盤. 板框四周倒圓角,倒角半徑5mm.特殊情況參考結(jié)構(gòu)設計要求. B. 布局 1. 根據(jù)結(jié)構(gòu)圖設置板框尺寸,按結(jié)構(gòu)要素布置安裝孔、接插件等需要定位的器件,并給這些器件賦予不可移動屬性. 按工藝設計規(guī)范的要求進行尺寸標注. 2. 根據(jù)結(jié)構(gòu)圖和生產(chǎn)加工時所須的夾持邊設置印制板的禁止布線區(qū)、禁止布局區(qū)域.根據(jù)某些元件的特殊要求,設置禁止布線區(qū). 3. 綜合考慮PCB性能和加工的效率選擇加工流程. 加工工藝的優(yōu)選順序為:元件面單面貼裝元件面

8、貼、插混裝(元件面插裝焊接面貼裝一次波峰成型)雙面貼裝元件面貼插混裝、焊接面貼裝. 4. 布局操作的基本原則 A. 遵照“先大后小,先難后易”的布置原則,即重要的單元電路、核心元器件應當優(yōu)先布局 B. 布局中應參考原理框圖,根據(jù)單板的主信號流向規(guī)律安排主要元器件 C. 布局應盡量滿足以下要求:總的連線盡可能短,關鍵信號線最短;高電壓、大電流信號與小電流,低電壓的弱信號完全分開;模擬信號與數(shù)字信號分開;高頻信號與低頻信號分開;高頻元器件的間隔要充分 D. 相同結(jié)構(gòu)電路部分,盡可能采用“對稱式”標準布局; E. 按照均勻分布、重心平衡、版面美觀的標準優(yōu)化布局; F. 器件布局柵格的設置,一般IC器

9、件布局時,柵格應為50-100 mil,小型表面安裝器件,如表面貼裝元件布局時,柵格設置應不少于25mil. G. 如有特殊布局要求,應雙方溝通后確定. 5. 同類型插裝元器件在X或Y方向上應朝一個方向放置.同一種類型的有極性分立元件也要力爭在X或Y方向上保持一致,便于生產(chǎn)和檢驗. 6. 發(fā)熱元件要一般應均勻分布,以利于單板和整機的散熱,除溫度檢測元件以外的溫度敏感器件應遠離發(fā)熱量大的元器件. 7. 元器件的排列要便于調(diào)試和維修,亦即小元件周圍不能放置大元件、需調(diào)試的元、器件周圍要有足夠的空間. 8. 需用波峰焊工藝生產(chǎn)的單板,其緊固件安裝孔和定位孔都應為非金屬化孔.當安裝孔需要接地時, 應采

10、用分布接地小孔的方式與地平面連接. 9. 焊接面的貼裝元件采用波峰焊接生產(chǎn)工藝時,阻、容件軸向要與波峰焊傳送方向垂直, 阻排及SOP(PIN間距大于等于1.27mm)元器件軸向與傳送方向平行;PIN間距小于1.27mm(50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接. 10. BGA與相鄰元件的距離5mm.其它貼片元件相互間的距離0.7mm;貼裝元件焊盤的外側(cè)與相鄰插裝元件的外側(cè)距離大于2mm;有壓接件的PCB,壓接的接插件周圍5mm內(nèi)不能有插裝元、器件,在焊接面其周圍5mm內(nèi)也不能有貼裝元、器件. 11. IC去偶電容的布局要盡量靠近IC的電源管腳,并使之與電源和地之

11、間形成的回路最短. 12. 元件布局時,應適當考慮使用同一種電源的器件盡量放在一起, 以便于將來的電源分隔. 13. 用于阻抗匹配目的阻容器件的布局,要根據(jù)其屬性合理布置. 串聯(lián)匹配電阻的布局要靠近該信號的驅(qū)動端,距離一般不超過500mil. 匹配電阻、電容的布局一定要分清信號的源端與終端,對于多負載的終端匹配一定要在信號的最遠端匹配. 14. 布局完成后打印出裝配圖供原理圖設計者檢查器件封裝的正確性,并且確認單板、背板和接插件的信號對應關系,經(jīng)確認無誤后方可開始布線. C. 設置布線約束條件 1. 報告設計參數(shù) 8 布局基本確定后,應用PCB設計工具的統(tǒng)計功能,報告網(wǎng)絡數(shù)量,網(wǎng)絡密度,平均管

12、腳密度等基本參數(shù),以便確定所需要的信號布線層數(shù). 信號層數(shù)的確定可參考以下經(jīng)驗數(shù)據(jù) Pin密度 信號層數(shù) 板層數(shù) 注:PIN密度的定義為: 板面積(平方英寸)/(板上管腳總數(shù)/14) 布線層數(shù)的具體確定還要考慮單板的可靠性要求,信號的工作速度,制造成本和交貨期等因素. 1. 布線層設置 在高速數(shù)字電路設計中,電源與地層應盡量靠在一起,中間不安排布線.所有布線層都盡量靠近一平面層,優(yōu)選地平面為走線隔離層. 為了減少層間信號的電磁干擾,相鄰布線層的信號線走向應取垂直方向. 可以根據(jù)需要設計1-2個阻抗控制層,如果需要更多的阻抗控制層需要與PCB產(chǎn)家協(xié)商.阻抗控制層要按要求標注清楚.將單板上有阻抗控

13、制要求的網(wǎng)絡布線分布在阻抗控制層上. 2. 線寬和線間距的設置 線寬和線間距的設置要考慮的因素 A. 單板的密度.板的密度越高,傾向于使用更細的線寬和更窄的間隙. B. 信號的電流強度.當信號的平均電流較大時,應考慮布線寬度所能承載的的電流,線寬可參考以下數(shù)據(jù): PCB設計時銅箔厚度,走線寬度和電流的關系 不同厚度,不同寬度的銅箔的載流量見下表: 銅皮厚度35um 銅皮厚度50um 銅皮厚度70um 銅皮t=10 銅皮t=10 銅皮t=10 注: i. 用銅皮作導線通過大電流時,銅箔寬度的載流量應參考表中的數(shù)值降額50%去選擇考慮. ii. 在PCB設計加工中,常用OZ(盎司)作為銅皮厚度的單

14、位,1 OZ銅厚的定義為1 平方英尺面積內(nèi)銅箔的重量為一盎,對應的物理厚度為35um;2OZ銅厚為70um. C. 電路工作電壓:線間距的設置應考慮其介電強度. 輸入150V-300V電源最小空氣間隙及爬電距離 輸入300V-600V電源最小空氣間隙及爬電距離 D. 可靠性要求.可靠性要求高時,傾向于使用較寬的布線和較大的間距. E. PCB加工技術(shù)限制 國內(nèi) 國際先進水平 推薦使用最小線寬/間距 6mil/6mil 4mil/4mil 極限最小線寬/間距 4mil/6mil 2mil/2mil 1. 孔的設置 過線孔 制成板的最小孔徑定義取決于板厚度,板厚孔徑比應小于 5-8. 孔徑優(yōu)選系列

15、如下: 孔徑: 24mil 20mil 16mil 12mil 8mil 焊盤直徑: 40mil 35mil 28mil 25mil 20mil 內(nèi)層熱焊盤尺寸: 50mil 45mil 40mil 35mil 30mil 板厚度與最小孔徑的關系: 板厚: 3.0mm 2.5mm 2.0mm 1.6mm 1.0mm 最小孔徑: 24mil 20mil 16mil 12mil 8mil 盲孔和埋孔 11 盲孔是連接表層和內(nèi)層而不貫通整板的導通孔,埋孔是連接內(nèi)層之間而在成 品板表層不可見的導通孔,這兩類過孔尺寸設置可參考過線孔. 應用盲孔和埋孔設計時應對PCB加工流程有充分的認識,避免給PCB加工

16、帶 來不必要的問題,必要時要與PCB供應商協(xié)商. 測試孔 測試孔是指用于ICT測試目的的過孔,可以兼做導通孔,原則上孔徑不限,焊盤直徑應不小于25mil,測試孔之間中心距不小于50mil. 不推薦用元件焊接孔作為測試孔. 2. 特殊布線區(qū)間的設定 特殊布線區(qū)間是指單板上某些特殊區(qū)域需要用到不同于一般設置的布線參數(shù),如某些高密度器件需要用到較細的線寬、較小的間距和較小的過孔等,或某些網(wǎng)絡的布線參數(shù)的調(diào)整等,需要在布線前加以確認和設置. 3. 定義和分割平面層 A. 平面層一般用于電路的電源和地層(參考層),由于電路中可能用到不同的電源和地層,需要對電源層和地層進行分隔,其分隔寬度要考慮不同電源之

17、間的電位差,電位差大于12V時,分隔寬度為50mil,反之,可選20-25mil . B. 平面分隔要考慮高速信號回流路徑的完整性. C. 當由于高速信號的回流路徑遭到破壞時,應當在其他布線層給予補嘗.例如可用接地的銅箔將該信號網(wǎng)絡包圍,以提供信號的地回路. B. 布線前仿真(布局評估,待擴充) C. 布線 1. 布線優(yōu)先次序 關鍵信號線優(yōu)先:電源、摸擬小信號、高速信號、時鐘信號和同步信號等關鍵信號優(yōu)先布線 密度優(yōu)先原則:從單板上連接關系最復雜的器件著手布線.從單板上連線最密集的區(qū)域開始布線. 2. 自動布線 在布線質(zhì)量滿足設計要求的情況下,可使用自動布線器以提高工作效率,在自動布線前應完成以

18、下準備工作: 自動布線控制文件(do file) 為了更好地控制布線質(zhì)量,一般在運行前要詳細定義布線規(guī)則,這些規(guī)則可以在軟件的圖形界面內(nèi)進行定義,但軟件提供了更好的控制方法,即針對設計情況,寫出自動布線控制文件(do file),軟件在該文件控制下運行. 3. 盡量為時鐘信號、高頻信號、敏感信號等關鍵信號提供專門的布線層,并保證其最小的回路面積.必要時應采取手工優(yōu)先布線、屏蔽和加大安全間距等方法.保證信號質(zhì)量. 4. 電源層和地層之間的EMC環(huán)境較差,應避免布置對干擾敏感的信號. 5. 有阻抗控制要求的網(wǎng)絡應布置在阻抗控制層上. 6. 進行PCB設計時應該遵循的規(guī)則 1) 地線回路規(guī)則: 環(huán)路

19、最小規(guī)則,即信號線與其回路構(gòu)成的環(huán)面積要盡可能小,環(huán)面積越小,對外的輻射越少,接收外界的干擾也越小.針對這一規(guī)則,在地平面分割時,要考慮到地平面與重要信號走線的分布,防止由于地平面開槽等帶來的問題;在雙層板設計中,在為電源留下足夠空間的情況下,應該將留下的部分用參考地填充,且增加一些必要的孔,將雙面地信號有效連接起來,對一些關鍵信號盡量采用地線隔離,對一些頻率較高的設計,需特別考慮其地平面信號回路問題,建議采用多層板為宜. 2) 竄擾控制 串擾(CrossTalk)是指PCB上不同網(wǎng)絡之間因較長的平行布線引起的相互干擾,主要是由于平行線間的分布電容和分布電感的作用.克服串擾的主要措施是: 加大

20、平行布線的間距,遵循3W規(guī)則. 在平行線間插入接地的隔離線. 減小布線層與地平面的距離. 3) 屏蔽保護 對應地線回路規(guī)則,實際上也是為了盡量減小信號的回路面積,多見于一些比較重要的信號,如時鐘信號,同步信號;對一些特別重要,頻率特別高的信號,應該考慮采用銅軸電纜屏蔽結(jié)構(gòu)設計,即將所布的線上下左右用地線隔離,而且還要考慮好如何有效的讓屏蔽地與實際地平面有效結(jié)合. 4) 走線的方向控制規(guī)則: 即相鄰層的走線方向成正交結(jié)構(gòu).避免將不同的信號線在相鄰層走成同一方向,以減少不必要的層間竄擾;當由于板結(jié)構(gòu)限制(如某些背板)難以避免出現(xiàn)該情況,特別是信號速率較高時,應考慮用地平面隔離各布線層,用地信號線隔

21、離各信號線. 5) 走線的開環(huán)檢查規(guī)則: 一般不允許出現(xiàn)一端浮空的布線(Dangling Line), 主要是為了避免產(chǎn)生天線效應,減少不必要的干擾輻射和接受,否則可能帶來不可預知的結(jié)果. 6) 阻抗匹配檢查規(guī)則: 同一網(wǎng)絡的布線寬度應保持一致,線寬的變化會造成線路特性阻抗的不均勻,當傳輸?shù)乃俣容^高時會產(chǎn)生反射,在設計中應該盡量避免這種情況.在某些條件下,如接插件引出線,BGA封裝的引出線類似的結(jié)構(gòu)時,可能無法避免線寬的變化,應該盡量減少中間不一致部分的有效長度. 7) 走線終結(jié)網(wǎng)絡規(guī)則: 在高速數(shù)字電路中,當PCB布線的延遲時間大于信號上升時間(或下降時間)的1/4時,該布線即可以看成傳輸線

22、,為了保證信號的輸入和輸出阻抗與傳輸線的阻抗正確匹配,可以采用多種形式的匹配方法,所選擇的匹配方法與網(wǎng)絡的連接方式和布線的拓樸結(jié)構(gòu)有關. A. 對于點對點(一個輸出對應一個輸入)連接,可以選擇始端串聯(lián)匹配或終端并聯(lián)匹配.前者結(jié)構(gòu)簡單,成本低,但延遲較大.后者匹配效果好,但結(jié)構(gòu)復雜,成本較高. B. 對于點對多點(一個輸出對應多個輸出)連接,當網(wǎng)絡的拓樸結(jié)構(gòu)為菊花鏈時,應選擇終端并聯(lián)匹配.當網(wǎng)絡為星型結(jié)構(gòu)時,可以參考點對點結(jié)構(gòu). 星形和菊花鏈為兩種基本的拓撲結(jié)構(gòu), 其他結(jié)構(gòu)可看成基本結(jié)構(gòu)的變形, 可采取一些靈活措施進行匹配.在實際操作中要兼顧成本、功耗和性能等因素,一般不追求完全匹配,只要將失配

23、引起的反射等干擾限制在可接受的范圍即可. 8) 走線閉環(huán)檢查規(guī)則: 防止信號線在不同層間形成自環(huán).在多層板設計中容易發(fā)生此類問題,自環(huán)將引起輻射干擾. 9) 走線的分枝長度控制規(guī)則: 盡量控制分枝的長度,一般的要求是Tdelay=Trise/20. 10) 走線的諧振規(guī)則: 主要針對高頻信號設計而言,即布線長度不得與其波長成整數(shù)倍關系,以免產(chǎn)生諧振現(xiàn)象. 11) 走線長度控制規(guī)則: 即短線規(guī)則,在設計時應該盡量讓布線長度盡量短,以減少由于走線過長帶來的干擾問題,特別是一些重要信號線,如時鐘線,務必將其振蕩器放在離器件很近的地方.對驅(qū)動多個器件的情況,應根據(jù)具體情況決定采用何種網(wǎng)絡拓撲結(jié)構(gòu). 1

24、2) 倒角規(guī)則: PCB設計中應避免產(chǎn)生銳角和直角, 產(chǎn)生不必要的輻射,同時工藝性能也不好. 13) 器件去藕規(guī)則: A. 在印制版上增加必要的去藕電容,濾除電源上的干擾信號,使電源信號穩(wěn)定.在多層板中,對去藕電容的位置一般要求不太高,但對雙層板,去藕電容的布局及電源的布線方式將直接影響到整個系統(tǒng)的穩(wěn)定性,有時甚至關系到設計的成敗. B. 在雙層板設計中,一般應該使電流先經(jīng)過濾波電容濾波再供器件使用,同時還要充分考慮到由于器件產(chǎn)生的電源噪聲對下游的器件的影響,一般來說,采用總線結(jié)構(gòu)設計比較好,在設計時,還要考慮到由于傳輸距離過長而帶來的電壓跌落給器件造成的影響,必要時增加一些電源濾波環(huán)路,避免

25、產(chǎn)生電位差. C. 在高速電路設計中,能否正確地使用去藕電容,關系到整個板的穩(wěn)定性. 14) 器件布局分區(qū)/分層規(guī)則: A. 主要是為了防止不同工作頻率的模塊之間的互相干擾,同時盡量縮短高頻部分的布線長度.通常將高頻的部分布設在接口部分以減少布線長度,當然,這樣的布局仍然要考慮到低頻信號可能受到的干擾.同時還要考慮到高/低頻部分地平面的分割問題,通常采用將二者的地分割,再在接口處單點相接. B. 對混合電路,也有將模擬與數(shù)字電路分別布置在印制板的兩面,分別使用不同的層布線,中間用地層隔離的方式. 15) 孤立銅區(qū)控制規(guī)則: 孤立銅區(qū)的出現(xiàn),將帶來一些不可預知的問題,因此將孤立銅區(qū)與別的信號相接

26、,有助于改善信號質(zhì)量, 通常是將孤立銅區(qū)接地或刪除.在實際的制作中,PCB廠家將一些板的空置部分增加了一些銅箔,這主要是為了方便印制板加工,同時對防止印制板翹曲也有一定的作用. 16) 電源與地線層的完整性規(guī)則: 對于導通孔密集的區(qū)域,要注意避免孔在電源和地層的挖空區(qū)域相互連接,形成對平面層的分割,從而破壞平面層的完整性,并進而導致信號線在地層的回路面積增大. 17) 重疊電源與地線層規(guī)則: 不同電源層在空間上要避免重疊.主要是為了減少不同電源之間的干擾,特別是一些電壓相差很大的電源之間,電源平面的重疊問題一定要設法避免,難以避免時可考慮中間隔地層. 18) 3W規(guī)則: 為了減少線間串擾,應保

27、證線間距足夠大,當線中心間距不少于3倍線寬時,則可保持70%的電場不互相干擾,稱為3W規(guī)則.如要達到98%的電場不互相干擾,可使用10W的間距. 19) 20H規(guī)則: 由于電源層與地層之間的電場是變化的,在板的邊緣會向外輻射電磁干擾.稱為邊沿效應. 解決的辦法是將電源層內(nèi)縮,使得電場只在接地層的范圍內(nèi)傳導.以一個H(電源和地之間的介質(zhì)厚度)為單位,若內(nèi)縮20H則可以將70%的電場限制在接地層邊沿內(nèi);內(nèi)縮100H則可以將98%的電場限制在內(nèi). 20) 五-五規(guī)則: 印制板層數(shù)選擇規(guī)則,即時鐘頻率到5MHz或脈沖上升時間小于5ns,則PCB板須采用多層板,這是一般的規(guī)則,有的時候出于成本等因素的考

28、慮,采用雙層板結(jié)構(gòu)時,這種情況下,最好將印制板的一面做為一個完整的地平面層. D. 后仿真及設計優(yōu)化(待補充) E. 工藝設計要求 1. 一般工藝設計要求參考印制電路CAD工藝設計規(guī)范Q/DKBA-Y001-1999 2. 功能板的ICT可測試要求 A. 對于大批量生產(chǎn)的單板,一般在生產(chǎn)中要做ICT(In Circuit Test), 為了滿足ICT測試設備的要求,PCB設計中應做相應的處理,一般要求每個網(wǎng)絡都要至少有一個可供測試探針接觸的測試點,稱為ICT測試點. B. PCB上的ICT測試點的數(shù)目應符合ICT測試規(guī)范的要求,且應在PCB板的焊接面, 檢測點可以是器件的焊點,也可以是過孔. C. 檢測點的焊盤尺寸最小為24