數(shù)字電路課程設(shè)計(jì)花樣報(bào)時(shí)數(shù)字鐘

1、贛南師院物理與電子信息學(xué)院課程設(shè)計(jì)報(bào)告書姓名：熊可捷 班級：電子科學(xué)與技術(shù)06級 學(xué)號：060803044 時(shí)間：2008年12月25日 論文題目花樣報(bào)時(shí)數(shù)字鐘課程論文要 求設(shè)計(jì)一數(shù)字鐘，實(shí)現(xiàn)以下功能：1具有時(shí)、分、秒計(jì)數(shù)顯示功能，以24小時(shí)循環(huán)計(jì)時(shí)；2具有校時(shí)功能，可以分別對時(shí)及分進(jìn)行單獨(dú)校時(shí)，使其校正到標(biāo)準(zhǔn)時(shí)間，并能對計(jì)時(shí)清零；3具有仿廣播電臺整點(diǎn)報(bào)時(shí)的功能，整點(diǎn)報(bào)時(shí)的同時(shí)led燈花樣顯示。一、 系統(tǒng)方案選擇和論證1、數(shù)字鐘系統(tǒng)方案選擇和論證本設(shè)計(jì)的總體組成框圖如圖1所示：數(shù)字鐘電路系統(tǒng)由主體電路和拓展電路兩大部分組成。其中，主體電路完成數(shù)字鐘的基本功能，拓展電路完成電路的拓展功能。該系統(tǒng)

2、的工作原理是：震蕩器產(chǎn)生的穩(wěn)定高頻脈沖信號，完成數(shù)字鐘的時(shí)間基準(zhǔn)，再經(jīng)分頻器輸出標(biāo)準(zhǔn)秒脈沖。秒計(jì)數(shù)器計(jì)滿60后向分計(jì)數(shù)器進(jìn)位，分計(jì)數(shù)器計(jì)滿60后向小時(shí)計(jì)數(shù)進(jìn)位，小時(shí)計(jì)數(shù)器按“12翻1”規(guī)律計(jì)數(shù)。計(jì)數(shù)器的輸出經(jīng)譯碼器送顯示器。計(jì)時(shí)出現(xiàn)誤差時(shí)可以用校時(shí)電路進(jìn)行校時(shí)、校分、校秒。拓展電路必須在主體電路正常運(yùn)行的情況下才能進(jìn)行功能拓展。采用譯碼器接到分計(jì)數(shù)器和秒計(jì)數(shù)器相應(yīng)的輸出端，使計(jì)數(shù)器運(yùn)行到差十秒整點(diǎn)報(bào)時(shí)，利用分頻器輸出的500hz和1000hz的信號加到音響電路中，用于模仿電臺報(bào)時(shí)：每當(dāng)數(shù)字鐘計(jì)時(shí)快要正點(diǎn)時(shí)發(fā)出聲響，按照4低音一高音的順序發(fā)出間斷聲響，以最后一聲高音的時(shí)刻為正點(diǎn)時(shí)刻。led燈也依

3、次輪流顯示。在eda實(shí)驗(yàn)室可以直接通過實(shí)驗(yàn)箱上的頻率脈沖給該電路圖添加所需要的頻率，而不需要我們自己設(shè)計(jì)。下面通過硬件中數(shù)字鐘所需要的頻率來設(shè)計(jì)電路。實(shí)驗(yàn)中需要的是1hz的脈沖，通過該脈沖使數(shù)字鐘達(dá)到秒信號所需要的頻率設(shè)計(jì)過程振蕩器分頻器校時(shí)電路時(shí)計(jì)數(shù)器分計(jì)數(shù)器秒計(jì)數(shù)器led燈花樣顯示掃描選位信號譯碼驅(qū)動電路時(shí)鐘顯示整點(diǎn)報(bào)時(shí)圖1多功能數(shù)字鐘系統(tǒng)組成框圖1.1振蕩器設(shè)計(jì)方案振蕩器是數(shù)字鐘的核心。振蕩器的穩(wěn)定度及頻率的精確度決定了數(shù)字鐘計(jì)時(shí)的準(zhǔn)確程度，一般來說，振蕩器的頻率越高，計(jì)時(shí)精度越高方案一：采用由555集成電路與rc組成多諧振蕩器，以產(chǎn)生符合要求的振蕩脈沖。方案二：采用由石英晶體與邏輯門及

4、rc組成的多諧振蕩電路，以產(chǎn)生符合要求的振蕩脈沖。方案二采用石英晶體振蕩器產(chǎn)生的脈沖頻率穩(wěn)定度高且精度很高，適宜于作為要求高精度的時(shí)鐘基準(zhǔn)脈沖，作為振蕩器電路。方案一產(chǎn)生的脈沖頻率穩(wěn)定度相對不高，但在要求不是很高的情況，可以采用方案一?？紤]到市場方面的原因，石英晶體震蕩不宜采用，這里我們采用方案一。原理圖如圖2圖2 振蕩器原理圖這里選用由555構(gòu)成反對多諧震蕩器，震蕩頻率為fo=1khz由f=；假定c1=0.1uf,得到r1=2k；r2=5.1k；為了能使得到的頻率更精確，再加一個阻值為10k的可調(diào)電阻。1.2分頻器的設(shè)計(jì)方案分頻器的主要功能有兩個：一是產(chǎn)生標(biāo)準(zhǔn)秒脈沖信號，二是提供擴(kuò)展電路所需

5、信號，仿廣播電臺報(bào)時(shí)用的1khz的高音頻信號和500hz的低音頻信號等。選用3片中規(guī)模集成電路，計(jì)數(shù)器74ls90可以完成上述功能。因每片為1/10分頻，3片級聯(lián)則可獲得所需要的頻率信號，即第一片的q0輸出頻率為500hz，第二片的q3端輸出為10hz，第三片的q3端輸出為1hz。74ls90是二五十進(jìn)制計(jì)數(shù)器，它有兩個時(shí)鐘輸入端cp0和cp1。其中cp0和q0組成一位二進(jìn)制計(jì)數(shù)器，cp1和q3 q2 q1組成五進(jìn)制計(jì)數(shù)器。若將q0和cp1相連接，時(shí)鐘脈沖從cp0輸入，則構(gòu)成十進(jìn)制計(jì)數(shù)器，74ls90有兩個清零端ro(1),ro(2)和兩個置9端r9(1)，r9(2)，它的功能表和管腳示意圖如

6、表1所示。ro(1)ro(2)r9(1)r9(2)q3q2q1q0110*000011*00000*111001*0*0計(jì)數(shù)0*0*0*0*00*表1 74ls90功能表原理圖如圖3所示，仿真波形如圖4所示 圖3分頻器原理圖仿真圖如圖4：圖4分頻器仿真圖1.3校時(shí)電路的設(shè)計(jì)方案當(dāng)數(shù)字鐘接通電源或者計(jì)時(shí)出現(xiàn)誤差時(shí)，需要校正時(shí)間。校時(shí)是數(shù)字鐘應(yīng)具備的基本功能。這里只進(jìn)行分和小時(shí)校時(shí)。對校時(shí)電路的要求是，在小時(shí)校正時(shí)不影響分和秒的正常計(jì)數(shù)；在分校正時(shí)不影響秒和小時(shí)的正常計(jì)數(shù)。通過門電路實(shí)現(xiàn)對進(jìn)位和校時(shí)信號的選擇，用rs觸發(fā)器做開關(guān)，可以通過控制rs觸發(fā)器開關(guān)來選擇是正常計(jì)時(shí)模式或是校時(shí)模式。校時(shí)電路

7、是由門電路構(gòu)成的組合邏輯電路，可以完全使校時(shí)電路能穩(wěn)定地工作。圖4所示?！皶r(shí)”、?！胺帧彪娐贰Ｆ渲衧1為?！皶r(shí)”用的控制開關(guān),s2為?！胺帧庇玫目刂崎_,他們的控制功能表如表2.3.1所示。校時(shí)脈沖采用采用分頻器輸出的1hz脈沖。校時(shí)電路原理圖如圖5所示，仿真圖如圖6所示。s1r1s2r2功能00計(jì)數(shù)010校分100校時(shí)表2圖5校時(shí)電路原理圖圖6校時(shí)電路仿真圖1.4時(shí)分秒計(jì)數(shù)器的設(shè)計(jì)方案由于考慮到采用各種計(jì)數(shù)器集成塊組成時(shí)序邏輯電路，雖然原理簡單，但連線繁多，占用芯片非常多的i/o口，電路穩(wěn)定性較差，而采用ahdl語言構(gòu)建的模塊穩(wěn)定性好，而且連線少，節(jié)省了芯片的i/o口，因此采用vhdl語言構(gòu)建

8、模塊的方法。小時(shí)計(jì)數(shù)原理圖如圖7所示，仿真圖如圖8所示圖7小時(shí)計(jì)數(shù)器原理圖圖8小時(shí)計(jì)數(shù)器仿真圖分計(jì)數(shù)原理圖如圖9所示，仿真圖如圖10所示圖9分計(jì)數(shù)器原理圖圖10分計(jì)數(shù)器仿真圖秒計(jì)數(shù)原理圖如圖11所示，仿真圖如圖12所示圖11秒計(jì)數(shù)器原理圖圖12秒計(jì)器數(shù)仿真圖1.5掃描顯示模塊的設(shè)計(jì)方案在這里我們采用動態(tài)掃描顯示方法。通過信號選通器選通計(jì)數(shù)器的某一位經(jīng)譯碼器到相應(yīng)的那個數(shù)碼管顯示出來，其他各位不顯示，在下一選通脈沖到來時(shí)選擇下一位到數(shù)碼管顯示，如此循環(huán)。當(dāng)這個選通脈沖頻率足夠大時(shí)人眼就感覺不出六個數(shù)碼管的交替亮滅，從而實(shí)現(xiàn)六位數(shù)的顯示。我們選用的七段譯碼驅(qū)動器（74ls48）和數(shù)碼管（led）是

9、共陰極接法（需要輸出高電平有效的譯碼器驅(qū)動）。譯碼顯示電路如圖13所示。 圖13譯碼顯示電路掃描信號電路原理圖如圖14，仿真圖如圖15圖14掃描信號電路原理圖圖15掃描信號電路仿真圖譯碼驅(qū)動電路原理圖如圖16，仿真圖如圖17圖16譯碼驅(qū)動電路原理圖圖17譯碼驅(qū)動電路仿真圖整點(diǎn)報(bào)時(shí)及l(fā)ed燈花樣顯示模塊原理圖如圖18，仿真圖如圖19所示。 圖18整點(diǎn)報(bào)時(shí)及l(fā)ed燈花樣顯示電路原理圖圖19整點(diǎn)報(bào)時(shí)及l(fā)ed燈花樣顯示電路仿真圖1.6總原理圖各模塊設(shè)計(jì)確定后，得數(shù)字鐘總原理圖如圖20圖20數(shù)字鐘總原理圖數(shù)字鐘總原理仿真圖如圖21圖21數(shù)字鐘總原理仿真圖二、系統(tǒng)安裝與調(diào)試2.1輸入與輸出端接口（1）se

10、tmin，sethour、reset分別接按鍵開關(guān)；（2）a、b、c、d、e、f、g分別與數(shù)碼管的a,b,c,d,e,f,g輸入端相連；（3）lamp0，lamp1，lamp2分別和led相接；（4）時(shí)鐘信號clk接1hz，掃描信號clkdsp接32hz以上頻率信號（含32hz）；（5）掃描片地址信號sel0，sel1，sel2分別和字符點(diǎn)陣顯示模塊的四位掃描驅(qū)動地址sel0sel3的低三位相連，最高位地址接“0”，也可以懸空；（6）接口speaker同實(shí)驗(yàn)箱的speaker相接；2.2性能測試與分析電路編譯完成后下載到altera公司的epm7128slc84-15芯片中.數(shù)碼顯示管顯示正常

11、，說明掃描顯示模塊正確。數(shù)碼管顯示數(shù)字從000000開始，秒、分、時(shí)顯示正確，在輸入為1hz的時(shí)鐘脈沖下經(jīng)與標(biāo)準(zhǔn)表對照，秒計(jì)時(shí)的周期為1秒鐘。為了在短時(shí)間內(nèi)測試秒、分、時(shí)進(jìn)位是否正確，加大輸入脈沖頻率。顯示管顯示秒、分、時(shí)進(jìn)位正確。數(shù)字從000000一直進(jìn)位到235959后回到0000000，在每小時(shí)的59分的51、53、55、57、秒蜂鳴器鳴低音，59秒鳴高音，同時(shí)led燈循環(huán)顯示，完全符合設(shè)計(jì)要求中的“仿廣播電臺整點(diǎn)報(bào)時(shí)”這一要求。按動setmin，sethour分別實(shí)現(xiàn)對分和時(shí)的調(diào)整，手動校時(shí)功能正確，兩者不相影響。按下reset鍵，時(shí)間回歸到000000，說明計(jì)時(shí)清零功能正常。整個性能

12、測試結(jié)束，各項(xiàng)要求都已達(dá)到。這次課程設(shè)計(jì)取得圓滿成功。電路調(diào)試：在計(jì)算機(jī)上編譯好電路圖后，通過與eda實(shí)驗(yàn)箱上的芯片來實(shí)現(xiàn)功能。1、 首先在計(jì)算機(jī)上進(jìn)行仿真，看是否能實(shí)現(xiàn)功能。2、 通過軟件上編譯出來的圖，再在硬件上進(jìn)行實(shí)現(xiàn)。本試驗(yàn)中將clk接在硬件實(shí)驗(yàn)箱上的頻率脈沖1khz上，reset，setmin、sethour接在按鍵開關(guān)上，其中，reset是為了清零，使數(shù)字鐘可以回到00 00 00的狀態(tài)。而setmin是給分校時(shí)，每按一下鍵增加一分鐘，sethour是給時(shí)校時(shí)，每按一下鍵就增加一小時(shí)。clkdsp是給秒提供頻率的脈沖。接在硬件的頻率脈沖那，給它固定1hz的脈沖。speaker接在硬

13、件的揚(yáng)聲器接口，lamp2.0接在硬件實(shí)驗(yàn)箱上的3個led指示燈上，sel2.0接在實(shí)驗(yàn)箱上的sel0、sel1、sel2三個接口上。而led6.0接在數(shù)碼管旁邊的a b c d e f g上。通過掃描顯示的方法使六個數(shù)碼管以人的肉眼看過去全亮的方式進(jìn)行數(shù)碼顯示。3、 按上面接好線后，通過計(jì)算機(jī)上的運(yùn)行程序，觀察實(shí)驗(yàn)的結(jié)果。4、 經(jīng)測試，電路可以正常計(jì)時(shí)，并顯示，調(diào)整無誤。實(shí)驗(yàn)結(jié)果分析與討論實(shí)驗(yàn)結(jié)果：在數(shù)碼管上的后六個數(shù)碼管上依次顯示了時(shí)、分、秒。led指示燈在每走一秒就循環(huán)亮一個，三個燈一直循環(huán)亮下去，每次都只有一個亮著。揚(yáng)聲器在59的時(shí)候都低聲響一下，然后到整點(diǎn)的時(shí)候就開始持續(xù)響，一直延續(xù)

14、到10秒后。分析討論：該數(shù)字鐘雖然實(shí)現(xiàn)了功能，但是只能進(jìn)行加的調(diào)整，要進(jìn)行減調(diào)整幾乎不可能在現(xiàn)有的電路基礎(chǔ)上改進(jìn)，只能重新設(shè)計(jì)，這是一開始就沒考慮到的。并且分和秒實(shí)現(xiàn)的功能是一樣的，如果都用同一模塊，就可以簡化設(shè)計(jì)，但對秒計(jì)時(shí)來說，該模塊有較多不需要的功能，在實(shí)際生產(chǎn)的時(shí)候，應(yīng)該分開設(shè)計(jì)。不過總的來說此次課程設(shè)計(jì)還是達(dá)到了目的，滿足了它所需的要求。所以課程設(shè)計(jì)基本上成功。實(shí)驗(yàn)心得體會：本次課程設(shè)計(jì)中主要用到的是24進(jìn)制和60進(jìn)制。計(jì)數(shù)器需要我們能充分掌握同步和異步之間的區(qū)別，以及置數(shù)和清零的區(qū)別。對它們有了透徹的了解才能夠充分的把所需要的進(jìn)制給弄出來。通過此次課程設(shè)計(jì)也讓我充分的了解的掃描顯示

15、電路的用法，及具體的實(shí)現(xiàn)過程。由于本數(shù)字鐘有6位數(shù)字需要顯示，如果用普通的一個輸出對應(yīng)一個譯碼驅(qū)動器和一個數(shù)碼管的靜態(tài)顯示方法，那么僅七端碼輸出就需要多達(dá)42個i/o口和數(shù)碼管連線，顯然這將占據(jù)大量i/o口，連線也很麻煩。而采用動態(tài)掃描顯示的方法僅需7根數(shù)碼管連線就能實(shí)現(xiàn)多位顯示需求，通過本設(shè)計(jì)深刻感受到動態(tài)掃描顯示方法的優(yōu)越性。起初設(shè)計(jì)的時(shí)候是考慮用硬件實(shí)現(xiàn)，但是真正等到電路設(shè)計(jì)好開始焊接的時(shí)候就發(fā)現(xiàn)，這個電路過于復(fù)雜，光芯片就多達(dá)20多快，還有6個數(shù)碼管，考慮到大量芯片集成于一塊電路板，電路內(nèi)部易產(chǎn)生干擾；電路過于復(fù)雜，在焊接的過程中難免會產(chǎn)生虛焊等焊接錯誤，所以最終決定軟件實(shí)現(xiàn)。這就給了

16、我一個教訓(xùn)：做設(shè)計(jì)之前一定要先從總體上構(gòu)思電路，電路包含哪些分電路，這些電路要如何實(shí)現(xiàn)，需要用到哪些芯片，以及這些芯片在市場上是否易于購買等問題都應(yīng)該有個整體的把握。通過這次數(shù)字鐘的設(shè)計(jì)，讓我深深感受到了數(shù)字電路的重要性和實(shí)用性，也加深了對數(shù)字鐘內(nèi)部電路的認(rèn)識，大大提高了我們的邏輯思維能力，使我們在邏輯電路的分析與設(shè)計(jì)上有了很大的進(jìn)步。加深了我們對組合邏輯電路與時(shí)序邏輯電路的認(rèn)識，進(jìn)一步增進(jìn)了對一些常見邏輯器件的了解。通過這次課程設(shè)計(jì)，更讓我了解了合作精神的重要性。共同研究在學(xué)習(xí)生活中是很重要的?？偟膩碚f，通過這次的課程設(shè)計(jì)，不僅加深了我們對組合邏輯電路和時(shí)序邏輯電路的應(yīng)用，對數(shù)字鐘知識的認(rèn)識

17、，還加深了我們對eda技術(shù)的應(yīng)用，讓我們體會到了構(gòu)建模塊對于數(shù)字電路分析帶來的方便。還讓我們深深得感受到數(shù)字電子技術(shù)的奧妙，使我們發(fā)現(xiàn)數(shù)字電子技術(shù)原來離我們的生活竟然是如此的近。雖然在設(shè)計(jì)的過程中出現(xiàn)了許許多多的挫折麻煩，但是經(jīng)過獨(dú)立思考，查閱資料和跟同學(xué)討論研究后，總能解決問題并提出最佳方案，或?qū)υ蟹桨缸顑?yōu)化。讓我們深深得體會到了合作精神的重要性。所以通過這次設(shè)計(jì)，不僅加強(qiáng)了我們對課本知識應(yīng)用到實(shí)際生活中的能力，還學(xué)到了不少新知識，鍛煉了獨(dú)立思考與合作處理問題的能力，積累了新經(jīng)驗(yàn)，這些都無疑使我受益深遠(yuǎn)。參考文獻(xiàn):5 贛南師范學(xué)院物理與電子信息學(xué)院編 數(shù)字電路實(shí)驗(yàn)指導(dǎo)書1 閻石主編 數(shù)字電

18、子技術(shù)基礎(chǔ)第4版 北京:高等教育出版社，1998年2 謝自美主編 電子線路設(shè)計(jì)實(shí)驗(yàn)測試 第3版,武漢:華中科技大學(xué)出版社，2006年4 曹昕燕 周風(fēng)原 聶春燕編 eda技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì) 北京：清華大學(xué)出版社，2006年5電子技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì) 趙淑范、王憲偉編著 清華大學(xué)出版社6綜合電子設(shè)計(jì)與實(shí)踐 王振紅、張常年編著 清華大學(xué)出版社附錄：程序清單1整點(diǎn)報(bào)時(shí)及l(fā)ed花樣顯示模塊ahdl源程序（alert）library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity alert isport(clk

19、 : instd_logic;dain : instd_logic_vector(6 downto 0);speak: outstd_logic;lamp : out std_logic_vector(2 downto 0);end alert ;architecture fun of alert issignal count : std_logic_vector( 1 downto 0);signal count1: std_logic_vector( 1 downto 0);beginspeaker:process (clk)begin speak =10) then count1=00;

20、elsecount1 = count1 + 1;end if; end if;end if;end process speaker;lamper:process(clk)beginif (rising_edge(clk)then if (count = 10) thenif (count =00) thenlamp = 001 ;elsif (count = 01) thenlamp = 010 ;elsif(count=10) then lamp = 100 ;end if;count = count + 1;else count = 00;end if; end if; end proce

21、ss lamper;end fun ;2小時(shí)計(jì)數(shù)模塊ahdl源程序（hour）library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity hour isport(clk,reset: instd_logic;daout: out std_logic_vector (5 downto 0);end entity hour;architecture fun of hour issignal count: std_logic_vector( 5 downto 0);begin daout = coun

22、t; process ( clk,reset) begin if (reset=0) then count = 000000; elsif (clk event and clk=1) then if (count(3 downto 0)=1001) then if (count 16#24#) then count=count + 7; else count=000000; end if; elsif(count 16#24#) then count = count + 1; else count=000000; end if; end if; end process;end fun;3分計(jì)數(shù)

23、模塊ahdl源程序（minute）library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity minute isport(clk, clk1,reset,sethour : instd_logic;enhour : outstd_logic;daout: out std_logic_vector (6 downto 0);end entity minute;architecture fun of minute issignal count: std_logic_vector( 6 downto

24、0);begin daout = count; process ( clk,reset,sethour) begin if (reset=0) then count = 0000000; elsif (sethour=0) then enhour = clk1; elsif (clk event and clk=1) then if (count(3 downto 0)=1001) then if (count 16#60#) then if (count=1011001) then enhour=1; count=0000000; else count=count+7; end if; el

25、se count=0000000; end if; elsif(count 16#60#) then count = count + 1; enhour=0 after 100 ns; else count=0000000; end if; end if; end process;end fun;4秒計(jì)數(shù)模塊ahdl源程序（second）library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity second isport(clk, reset,setmin : instd_logic;enmi

26、n : outstd_logic;daout: out std_logic_vector (6 downto 0);end entity second;architecture fun of second issignal count: std_logic_vector( 6 downto 0);begin daout = count; process ( clk , reset , setmin) begin - enmin=k; if (reset=0) then count = 0000000; elsif (setmin=0) then enmin = clk; elsif (clk

27、event and clk=1) then if (count(3 downto 0)=1001) then if (count 16#60#) then if (count=1011001) then enmin=1; count=0000000; else count=count+7; end if; else count=0000000; end if; elsif (count 16#60#) then count = count+1; enmin=0 after 100 ns; else count=0000000; end if; end if; end process;end fun;5時(shí)間設(shè)置模塊ahdl源程序（seltime）library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity seltime isport(clk1, reset: instd_logic;sec,min : instd_logic_vector(6 downto 0);hour : in std_logic_vector (5 downto 0);daout: outstd_logic_vector (3