第7章集成觸發(fā)器16.3

1、1 7.3 邊沿觸發(fā)器邊沿觸發(fā)器 7.2 同步觸發(fā)器同步觸發(fā)器 7.1 基本基本RS觸發(fā)器觸發(fā)器 第第7 7章章 集成觸發(fā)器集成觸發(fā)器 FF 7.4 觸發(fā)器邏輯功能的轉(zhuǎn)換觸發(fā)器邏輯功能的轉(zhuǎn)換 重點重點：7.3 節(jié)節(jié) 2 2 22021-6-23 觸發(fā)器就是一種具有記憶功能，能夠存儲一位二進(jìn)制觸發(fā)器就是一種具有記憶功能，能夠存儲一位二進(jìn)制 數(shù)字信息的雙穩(wěn)態(tài)電路。數(shù)字信息的雙穩(wěn)態(tài)電路。 按邏輯功能特性，觸發(fā)器可分為：按邏輯功能特性，觸發(fā)器可分為：RS 觸發(fā)器、觸發(fā)器、D 觸觸 發(fā)器發(fā)器、JK 觸發(fā)器觸發(fā)器、T 觸發(fā)器、觸發(fā)器、T 觸發(fā)器。觸發(fā)器。 按電路組成結(jié)構(gòu)，觸發(fā)器可分為：基本觸發(fā)器、鐘控按電

2、路組成結(jié)構(gòu)，觸發(fā)器可分為：基本觸發(fā)器、鐘控 觸發(fā)器、主從觸發(fā)器和觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器邊沿觸發(fā)器。 集成觸發(fā)器概述集成觸發(fā)器概述 重點重點：邊沿邊沿 D 觸發(fā)器觸發(fā)器，邊沿邊沿 JK 觸發(fā)器觸發(fā)器 另外，按觸發(fā)方式不同，觸發(fā)器可分為：電平觸發(fā)器、另外，按觸發(fā)方式不同，觸發(fā)器可分為：電平觸發(fā)器、 主從觸發(fā)器主從觸發(fā)器和和邊沿觸發(fā)器邊沿觸發(fā)器。 3 觸發(fā)器有兩個（也只能有兩個）穩(wěn)定的狀態(tài)，用來表觸發(fā)器有兩個（也只能有兩個）穩(wěn)定的狀態(tài)，用來表 示邏輯狀態(tài)的示邏輯狀態(tài)的 0 和和 1 ，或二進(jìn)制數(shù)的，或二進(jìn)制數(shù)的 0 和和 1 。 在輸入信號作用下，它可以從一個狀態(tài)轉(zhuǎn)換成另一個在輸入信號作用下

3、，它可以從一個狀態(tài)轉(zhuǎn)換成另一個 狀態(tài)，或保持原有狀態(tài)不變，可以被設(shè)置成這兩個狀態(tài)中狀態(tài)，或保持原有狀態(tài)不變，可以被設(shè)置成這兩個狀態(tài)中 的任意一個，即置的任意一個，即置 0 或或 1 。 當(dāng)輸入信號消失后，所設(shè)置的狀態(tài)又能夠保持不變，當(dāng)輸入信號消失后，所設(shè)置的狀態(tài)又能夠保持不變， 即具有記憶（存儲）功能。即具有記憶（存儲）功能。這是其主要特點這是其主要特點。 觸發(fā)器有記憶功能，因此，觸發(fā)器有記憶功能，因此，由它構(gòu)成的由它構(gòu)成的時序電路時序電路在在 某時刻的輸出不僅取決于該時刻的輸入，還與電路原來某時刻的輸出不僅取決于該時刻的輸入，還與電路原來 狀態(tài)有關(guān)狀態(tài)有關(guān)；而門電路無記憶功能，由它構(gòu)成的；而

4、門電路無記憶功能，由它構(gòu)成的組合電路組合電路 在某時刻的輸出完全取決于該時刻的輸入，與電路原來在某時刻的輸出完全取決于該時刻的輸入，與電路原來 狀態(tài)無關(guān)。狀態(tài)無關(guān)。 4 7.1 基本基本RS觸發(fā)器觸發(fā)器 基本基本RS 觸發(fā)器觸發(fā)器 (Basic Flip Flip，簡寫，簡寫FF) 是各種觸是各種觸 發(fā)器中結(jié)構(gòu)最簡單的一種。該觸發(fā)器電路可用兩個與非門或發(fā)器中結(jié)構(gòu)最簡單的一種。該觸發(fā)器電路可用兩個與非門或 兩個或非門通過交叉耦合構(gòu)成。它是構(gòu)成各種功能觸發(fā)器的兩個或非門通過交叉耦合構(gòu)成。它是構(gòu)成各種功能觸發(fā)器的 基本單元?；締卧?。 基本基本 RS 觸發(fā)器電路結(jié)構(gòu)觸發(fā)器電路結(jié)構(gòu) 5 7.1.1 基

5、本基本RS觸發(fā)器電路組成和工作原理觸發(fā)器電路組成和工作原理 1. 電路圖和邏輯符號電路圖和邏輯符號 觸發(fā)器的觸發(fā)器的“0”態(tài)：態(tài)：Q0, Q1 觸發(fā)器的觸發(fā)器的“1”態(tài)：態(tài)：Q1, Q0 G1 SDRD 當(dāng)當(dāng)CP1時：時： SDS，RD R G3和和G4 解除封鎖，將輸入信號解除封鎖，將輸入信號R 和和 S 取非后送至基取非后送至基 本本 RS 觸發(fā)器的輸入端。觸發(fā)器可能發(fā)生狀態(tài)轉(zhuǎn)移，觸發(fā)器的輸入端。觸發(fā)器可能發(fā)生狀態(tài)轉(zhuǎn)移，是觸是觸 發(fā)器的工作時間發(fā)器的工作時間。 QQ 二分頻計數(shù)器二分頻計數(shù)器。 將輸入端將輸入端 J、K 相連并改作相連并改作1； nnnn QQKQJQ 1 CP Q 2.

6、鐘控鐘控T觸發(fā)器觸發(fā)器 注意：注意：實際生產(chǎn)的集成觸發(fā)器中沒有實際生產(chǎn)的集成觸發(fā)器中沒有T觸發(fā)器，需要使用時觸發(fā)器，需要使用時 利用利用 JK 觸發(fā)器或觸發(fā)器或 D 觸發(fā)器來改接。觸發(fā)器來改接。 1KC1 QQ K CP 1J J 1 CP 1TC1 QQ T=1 CP 34 7.2.5 同步觸發(fā)器的問題同步觸發(fā)器的問題 鐘控觸發(fā)器均由鐘控觸發(fā)器均由 4 個與非門組成。個與非門組成。 當(dāng)鐘控信號為低電平當(dāng)鐘控信號為低電平(CP=0)時觸發(fā)時觸發(fā) 器不接收輸入激勵信號，狀態(tài)保持器不接收輸入激勵信號，狀態(tài)保持 不變；當(dāng)鐘控信號為高電平不變；當(dāng)鐘控信號為高電平(CP=1) 時觸發(fā)器接收輸入激勵信號，

7、狀態(tài)時觸發(fā)器接收輸入激勵信號，狀態(tài) 發(fā)生轉(zhuǎn)移，稱這種鐘控方式為發(fā)生轉(zhuǎn)移，稱這種鐘控方式為電平電平 觸發(fā)方式觸發(fā)方式。 對于這種觸發(fā)方式，前面討論時都沒有考慮在約定對于這種觸發(fā)方式，前面討論時都沒有考慮在約定 電平期間，控制端的電平期間，控制端的輸入信號多次發(fā)生變化輸入信號多次發(fā)生變化的情況。的情況。 QQ & 3 GG4 G1G2 JCP SdRd & K 35 CP1的持續(xù)時間過長，但的持續(xù)時間過長，但J、K沒有發(fā)生變化沒有發(fā)生變化 空翻現(xiàn)象空翻現(xiàn)象 為避免多次翻轉(zhuǎn)和空翻現(xiàn)象發(fā)生，為避免多次翻轉(zhuǎn)和空翻現(xiàn)象發(fā)生，CP1的持續(xù)時間的持續(xù)時間 tCPH 應(yīng)當(dāng)限制。但是，不是根本的辦法。應(yīng)當(dāng)限制。但

8、是，不是根本的辦法。 鐘控鐘控 JK 觸發(fā)器的波形觸發(fā)器的波形 CP1的持續(xù)時間過長，且的持續(xù)時間過長，且J、K發(fā)生變化發(fā)生變化 多次翻轉(zhuǎn)現(xiàn)象多次翻轉(zhuǎn)現(xiàn)象 JK發(fā)生變化發(fā)生變化J=K=1(不變不變) CP J K Q 36 7.3 邊沿觸發(fā)器邊沿觸發(fā)器 邊沿觸發(fā)器邊沿觸發(fā)器 僅僅在僅僅在時鐘時鐘 CP 的上升沿或下降沿的上升沿或下降沿時刻才時刻才 接收輸入激勵信號，并對其做出響應(yīng)，完全克服了鐘接收輸入激勵信號，并對其做出響應(yīng)，完全克服了鐘 控觸發(fā)器的控觸發(fā)器的多次翻轉(zhuǎn)現(xiàn)象多次翻轉(zhuǎn)現(xiàn)象和和空翻現(xiàn)象空翻現(xiàn)象。 分類：分類： 時鐘時鐘CP的上升沿（的上升沿（前沿前沿）觸發(fā)）觸發(fā)電路電路 結(jié)構(gòu)結(jié)構(gòu) 時

9、鐘時鐘CP的下降沿（的下降沿（后沿后沿）觸發(fā)）觸發(fā) 所以，在所以，在時鐘時鐘 CP = 0 或或 CP = 1 期間，以及在期間，以及在 CP 的非約定跳變時刻，觸發(fā)器不接收輸入激勵信號，當(dāng)?shù)姆羌s定跳變時刻，觸發(fā)器不接收輸入激勵信號，當(dāng) 然也就不存在觸發(fā)器輸出狀態(tài)的改變。因而，邊沿觸然也就不存在觸發(fā)器輸出狀態(tài)的改變。因而，邊沿觸 發(fā)器是電氣性能最好，應(yīng)用最多，最實用的觸發(fā)器。發(fā)器是電氣性能最好，應(yīng)用最多，最實用的觸發(fā)器。 邊沿觸發(fā)器才滿足了觸發(fā)器的主要特點邊沿觸發(fā)器才滿足了觸發(fā)器的主要特點. 37 7.3.1 邊沿邊沿 JK 觸發(fā)器觸發(fā)器 書上圖書上圖7-18所示為下降沿觸發(fā)的所示為下降沿觸發(fā)

10、的JK 觸發(fā)器邏輯電觸發(fā)器邏輯電 路，它是利用內(nèi)部各路，它是利用內(nèi)部各邏輯門傳輸延遲時間差異邏輯門傳輸延遲時間差異構(gòu)成的。構(gòu)成的。 圖中兩個圖中兩個與或非門與或非門構(gòu)成基本構(gòu)成基本RS觸發(fā)器，兩個觸發(fā)器，兩個與非與非 門門構(gòu)成觸發(fā)導(dǎo)引電路，構(gòu)成觸發(fā)導(dǎo)引電路，RD和和SD分別為分別為低電平低電平直接置直接置 0 和置和置 1 輸入端，分別被稱為異步置輸入端，分別被稱為異步置 0 端和異步置端和異步置 1 端端, 或稱清除端和置位端。或稱清除端和置位端。 圖圖7-18 所示電路要實現(xiàn)正確的邏輯功能，必須保所示電路要實現(xiàn)正確的邏輯功能，必須保 證兩個證兩個與非門的平均延遲時間大于基本與非門的平均延遲

11、時間大于基本RS觸發(fā)器的平觸發(fā)器的平 均延遲時間均延遲時間，這一點在制造時一般已經(jīng)給予滿足。，這一點在制造時一般已經(jīng)給予滿足。 38 邊沿邊沿 JK 觸發(fā)器電路、符號觸發(fā)器電路、符號 1 SD 1 S 1 & AB 1 CD R 3 G G4 G2 CPKJ RD G1 1 & & Q Q 觸發(fā) 導(dǎo)引 電路 基本 RS 觸發(fā) 器 Q J Q CP KSDRD 異步端異步端低低電平有效電平有效 Q J Q CP KSDRD 異步端異步端高高電平有效電平有效 39 下降沿觸發(fā)下降沿觸發(fā) 上升沿觸發(fā)上升沿觸發(fā) 有效邊沿有效邊沿 JK 觸發(fā)器及特性方程觸發(fā)器及特性方程 2 CP出發(fā)出發(fā) 的邊沿的邊沿J

12、K 觸發(fā)器觸發(fā)器 Q J Q CP K C1 1K1J Q J Q CP K C1 1K1J CP出發(fā)出發(fā) 的邊沿的邊沿 JK 觸發(fā)器觸發(fā)器 Q n+1 = JQ n +KQ nCP Q n+1 = JQ n +KQ nCP 40 異步端低電平下降邊沿異步端低電平下降邊沿 JK 觸發(fā)器功能表觸發(fā)器功能表 3 41 QnQn1111 010111 101011 QnQn0011 0101 1010 Qn+1Qn+1KJCPSDRD 輸出輸出輸輸 入入 Q n+1 = JQ n +KQ nCP 狀態(tài)方程狀態(tài)方程: CP J K Q Q & & RD SD 邏輯符號邏輯符號 下降沿觸發(fā)下降沿觸發(fā) 集

13、成邊沿集成邊沿 JK 觸發(fā)器觸發(fā)器74LS112 4 42 邊沿邊沿JK觸發(fā)器的波形：觸發(fā)器的波形： 由圖可見，在由圖可見，在RD=SD=1時，觸發(fā)器的次態(tài)僅僅取決于時，觸發(fā)器的次態(tài)僅僅取決于CP 到達(dá)到達(dá) 前一時刻前一時刻J，K以及以及Qn的取值。的取值。動作過程見下頁。動作過程見下頁。 0 1 0 1 0 1 0 0 1 1 1 1 1 0 清清 零零 5 43 CP RD SD J K Q 下降沿下降沿 觸發(fā)的觸發(fā)的 邊沿觸邊沿觸 發(fā)器工發(fā)器工 作過程作過程 下降沿觸發(fā)失效下降沿觸發(fā)失效 考核內(nèi)容之一考核內(nèi)容之一 LJ63 44 7.3.2 邊沿邊沿 D 觸發(fā)器觸發(fā)器 上升沿觸發(fā)的維持上

14、升沿觸發(fā)的維持-阻塞阻塞 D 觸發(fā)器電路如圖觸發(fā)器電路如圖7-22所示。所示。 這個電路是在同步這個電路是在同步 D 觸發(fā)器基礎(chǔ)上，增加置觸發(fā)器基礎(chǔ)上，增加置0維持、置維持、置1 維持、置維持、置0阻塞、置阻塞、置1阻塞四根反饋線構(gòu)成的。阻塞四根反饋線構(gòu)成的。 1電路結(jié)構(gòu)、邏輯符號和特性方程電路結(jié)構(gòu)、邏輯符號和特性方程 因此，維持因此，維持-阻塞阻塞 D 觸發(fā)器的邏輯功能與同步觸發(fā)器的邏輯功能與同步 D 觸發(fā)觸發(fā) 器的功能相同，因此，特性表和真值表也相同。區(qū)別在于器的功能相同，因此，特性表和真值表也相同。區(qū)別在于 維持維持-阻塞阻塞 D 觸發(fā)器只有在觸發(fā)器只有在 CP 上升沿到達(dá)時刻才有效。上

15、升沿到達(dá)時刻才有效。 因此，維持因此，維持阻塞觸發(fā)器是利用了阻塞觸發(fā)器是利用了4條反饋線的直流條反饋線的直流 反饋原理來實現(xiàn)邊沿觸發(fā)的。反饋原理來實現(xiàn)邊沿觸發(fā)的。(自學(xué)自學(xué)) 45 & G2G G3 G4 G5G6 Q3Q4 Q5Q6 1 L 2 L 4 L 3 L 1 & & & & D CP QQ Q D Q CP 1D C1 上升沿觸發(fā)上升沿觸發(fā) Q n+1 = D CP Q D Q CP 1D C1 下降沿觸發(fā)下降沿觸發(fā) Q n+1 = D CP 46 執(zhí)行執(zhí)行 Qn+1 = D1111 在在 CP 時刻時刻 0011 Qn111 保持不變保持不變 Qn011 禁禁 用用不定態(tài)不定態(tài)

16、00 異步置異步置 1101 異步置異步置 0010 說說 明明Qn+1DCPSDRD 具有異步端具有異步端 邊沿邊沿 D 觸發(fā)器觸發(fā)器 2集成邊沿集成邊沿 D 觸發(fā)器觸發(fā)器74LS74符號、功能表符號、功能表 C1 1D QQ RDSD CP D 47 01111 10011 0101 1010 Qn+1Qn+1DCPSDRD 輸出輸出輸輸 入入 邊沿邊沿 D 觸發(fā)器功能表觸發(fā)器功能表 維持阻塞維持阻塞 D 觸發(fā)器觸發(fā)器 Q n+1 = D CP狀態(tài)方程狀態(tài)方程邏輯符號邏輯符號 CP Q Q & RD SD D 上降沿觸發(fā)上降沿觸發(fā) 48 維持阻塞維持阻塞 D 觸發(fā)器的工作波形觸發(fā)器的工作波

17、形 注意：在注意：在RD=SD=1時，觸發(fā)器的次態(tài)僅僅取決于時，觸發(fā)器的次態(tài)僅僅取決于CP 到達(dá)到達(dá) 前一時刻前一時刻D的取值。的取值。動作過程見下頁。動作過程見下頁。 CP RD SD D 考核內(nèi)容之一考核內(nèi)容之一 LJ65 Q 49 上學(xué)期考題上學(xué)期考題 已知輸入已知輸入A和和CP脈沖，對如圖所示電路脈沖，對如圖所示電路, 畫出畫出Q的輸出波形，設(shè)的輸出波形，設(shè)Q的初始狀態(tài)均的初始狀態(tài)均0。 解：解： AQAAQD nn CP A 1D Q C1 Q & & 1 CP CPA CPDQn 1 Q的輸出波形見下頁的輸出波形見下頁 A 50 CP 上升沿上升沿 A Q2 CPAQn 1 51

18、(1) 弄清弄清時鐘觸發(fā)沿時鐘觸發(fā)沿是上升沿還是下降沿？是上升沿還是下降沿？ (2) 弄清有無異步輸入端？弄清有無異步輸入端？異步置異步置 0 端和異步置端和異步置 1 端端是是 低電平有效還是高電平有效？低電平有效還是高電平有效？ (4) 邊沿觸發(fā)器的邏輯功能和特性方程與同步觸發(fā)器的邊沿觸發(fā)器的邏輯功能和特性方程與同步觸發(fā)器的 相同，但觸發(fā)方式不一樣，因此，它們的邏輯功能相同，但觸發(fā)方式不一樣，因此，它們的邏輯功能 和特性方程成立的時間不同。邊沿觸發(fā)器的邏輯功和特性方程成立的時間不同。邊沿觸發(fā)器的邏輯功 能和特性方程只在時鐘的上升沿能和特性方程只在時鐘的上升沿(或下降沿或下降沿)成立。成立。

19、 (3) 異步端不受時鐘異步端不受時鐘 CP 控制，將直接實現(xiàn)置控制，將直接實現(xiàn)置 0 或置或置 1。 觸發(fā)器工作時，應(yīng)保證異步端接非有效電平。觸發(fā)器工作時，應(yīng)保證異步端接非有效電平。 注意注意 52 7.4 觸發(fā)器邏輯功能的轉(zhuǎn)換觸發(fā)器邏輯功能的轉(zhuǎn)換 前面介紹了幾種邏輯功能不同的觸發(fā)器，但現(xiàn)在市場上前面介紹了幾種邏輯功能不同的觸發(fā)器，但現(xiàn)在市場上 出售的集成觸發(fā)器大多是出售的集成觸發(fā)器大多是D觸發(fā)器和觸發(fā)器和JK觸發(fā)器。這是因為觸發(fā)器。這是因為D 下觸發(fā)器對于單端信號輸入時使用最為方便，而下觸發(fā)器對于單端信號輸入時使用最為方便，而JK觸發(fā)器觸發(fā)器 的邏輯功能最為完善。實際工作中，我們經(jīng)常需要利

20、用手中的邏輯功能最為完善。實際工作中，我們經(jīng)常需要利用手中 現(xiàn)有的觸發(fā)器完成其他觸發(fā)器的邏輯。現(xiàn)有的觸發(fā)器完成其他觸發(fā)器的邏輯。 觸發(fā)器轉(zhuǎn)換常用的方法有公式法和圖表法兩種。觸發(fā)器轉(zhuǎn)換常用的方法有公式法和圖表法兩種。 1. 公式法轉(zhuǎn)換公式法轉(zhuǎn)換 分別寫出轉(zhuǎn)換前后觸發(fā)器的特性方程，分別寫出轉(zhuǎn)換前后觸發(fā)器的特性方程， 比較觸發(fā)器的特性方程，求出轉(zhuǎn)換電路的邏輯表達(dá)式，比較觸發(fā)器的特性方程，求出轉(zhuǎn)換電路的邏輯表達(dá)式， 畫出邏輯電路圖。畫出邏輯電路圖。 53 JK D JK T 因此，令因此，令 J = K = D 已知：已知：Qn+1 = JQn + KQn 而而 Qn+1 = D = DQn + DQ

21、n Q D Q CP C1 1K1J 1 而而 Qn+1 = TQ + TQ 因此，令因此，令 J = K = T Q T Q CP C1 1K1J JK T 1 54 D JK 已有已有 Qn+1 = D 欲得欲得 Qn+1 = JQn + KQn 因此，令因此，令 nn QKQJD D T n QT 因此，令因此，令 D = 1 JK CP 1DC1 QQ & 1 n QT 而而 Qn+1 = TQ + TQ = T CP QQ 1D C1 =1 D T ? 55 2. 圖表法轉(zhuǎn)換圖表法轉(zhuǎn)換 根據(jù)期待觸發(fā)器的特性表和已有觸發(fā)器的驅(qū)動表列出根據(jù)期待觸發(fā)器的特性表和已有觸發(fā)器的驅(qū)動表列出 轉(zhuǎn)換

22、電路的真值表轉(zhuǎn)換電路的真值表 根據(jù)真值表求出轉(zhuǎn)換電路的邏輯表達(dá)式根據(jù)真值表求出轉(zhuǎn)換電路的邏輯表達(dá)式 畫出邏輯電路圖畫出邏輯電路圖 下面要求用下面要求用T觸發(fā)器實現(xiàn)觸發(fā)器實現(xiàn)JK觸發(fā)器。觸發(fā)器。 56 T-JK觸發(fā)器功能轉(zhuǎn)換表觸發(fā)器功能轉(zhuǎn)換表 ( ,)T J K QJKQJKQJKQJKQ JQKQJQ KQ 由表可得由表可得 T轉(zhuǎn)換為轉(zhuǎn)換為JK的邏輯圖的邏輯圖 JKQnQn+1T 0000 0011 0100 0110 1001 1011 1101 1110 0 0 0 1 1 0 1 1 J Q Q CP K & 1 1T T 1C & & 57 本章作業(yè)本章作業(yè) 題題7-1 題題7-4 題

23、題7-5 題題7-6 題題7-7 題題7-10 題題7-11 58 一、填空題一、填空題 (2分分) 3. JK觸發(fā)器的現(xiàn)態(tài)觸發(fā)器的現(xiàn)態(tài)Qn=1時，在觸發(fā)器輸入時，在觸發(fā)器輸入J和和K的的4 種組合中，能使輸出種組合中，能使輸出Qn+1=1的輸入是的輸入是 J= , K= 和和 J= , K= 。 8. 在在 CP=1 期間激勵信號發(fā)生多次變化時，主從期間激勵信號發(fā)生多次變化時，主從 JK 觸發(fā)觸發(fā) 器會出現(xiàn)器會出現(xiàn) 現(xiàn)象，而引入邊沿現(xiàn)象，而引入邊沿 JK 觸發(fā)器觸發(fā)器 可以解決此問題，試寫出上升沿觸發(fā)的可以解決此問題，試寫出上升沿觸發(fā)的 JK 觸發(fā)器的特觸發(fā)器的特 征方程征方程 。 一次翻轉(zhuǎn)

24、一次翻轉(zhuǎn) Qn+1 n+1 = JQn n + KQn n CP 6. 鐘控鐘控RS觸發(fā)器的狀態(tài)方程為觸發(fā)器的狀態(tài)方程為 ，約束，約束 條件為條件為 。 SR = 0 Qn+1 n+1 = S + RQn n 0 0 1 0 59 二、單項選擇題二、單項選擇題 (2分分) 3. 如圖所示各電路中，可實現(xiàn)如圖所示各電路中，可實現(xiàn)Qn+1=Qn的電路是的電路是( )。 1J C1 1K CP Q Q 1 A. 1J C1 1K CP Q Q C. 1D C1CP Q Q B. 1D C1CP Q Q D. 5. JK觸發(fā)器在正常工作時的穩(wěn)定狀態(tài)有觸發(fā)器在正常工作時的穩(wěn)定狀態(tài)有( )。 A. 1個個

25、 B. 2個個 C. 3個個 D. 4個個 D B 60 2. 如圖所示各電路中，可實現(xiàn)如圖所示各電路中，可實現(xiàn)Qn+1=Qn的電路是的電路是( )。 1J C1 1K CP Q T A. 1D C1CP Q C. 1D C1CP Q D. 1J C1 1K CP Q B. 5. 邊沿邊沿JK觸發(fā)器的狀態(tài)方程是觸發(fā)器的狀態(tài)方程是( )。 A. B. C. D. Qn+1 = JQn + KQnCP Qn+1 = JQn + KQnCP Qn+1 = JQn + KQnCP Qn+1 = JQn + KQnCP C C 61 7. 若用一片邊沿若用一片邊沿JK觸發(fā)器構(gòu)成一個二分頻電路，觸發(fā)器構(gòu)成一個二分頻電路，J、K 取值分別為取值分別為 。 A. J=1、K=0 B. J=0、K=1 C. J=1、K=1 D. J=0、K=0 C 62 三、簡答題三、簡答題 (2分分) 1. 畫出用邊沿畫出用邊沿JK觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成T觸發(fā)器的電路。觸發(fā)器的電路。 2. 右圖中的這個觸發(fā)器是右圖中的這個觸發(fā)器是 用什么時鐘沿觸發(fā)？用什么時鐘沿觸發(fā)？ 3. 寫出寫出T