智能儀器-4-通信接口

1、智智 能能 儀儀 器器 電電 子子 教教 案案 鹽城工學院自動化專業(yè)鹽城工學院自動化專業(yè) 張春富張春富 第四章：第四章：通信接口通信接口 vRS-232C RS-422A/485 vSPI/I2C v無線通信技術 本章內(nèi)容 第1節(jié) RS-232C/RS-422A/RS-485通信 vRS-232C：全稱是EIA-RS-232C標準，定義是“數(shù)據(jù) 終端設備（DTE）和數(shù)據(jù)通訊設備（DCE）之間串行 二進制數(shù)據(jù)交換接口技術標準”。 v1970年由美國電子工業(yè)協(xié)會（EIA）聯(lián)合貝爾系統(tǒng)、調(diào) 制解調(diào)器廠家及計算機終端生產(chǎn)廠家共同制定的用于串 行通訊的標準。 vEIAElectronic Industr

2、y Association； vRSRecommended standard； v232是標識號； vCRS232的最新一次修改版本； 一、一、RS-232C 1. 概述概述 引腳序號信號方向功能 1DCD主機外設主機載波檢測 2RXD主機外設主機接收數(shù)據(jù) 3TXD主機外設主機發(fā)送數(shù)據(jù) 4DTR主機外設主機準備就緒 5GND信號地 6DSR主機外設外設準備就緒 7RTS主機 外設主機請求發(fā)送 8CTS主機外設外設清除發(fā)送 9RI主機外設振鈴指示 RS-232C規(guī)范標準接口有25條線，4條數(shù)據(jù)線、11條控制線、3條定時線、7 條備用和未定義線，常用的只有如下9根 2. 接口引線定義接口引線定義

3、3. 接口邏輯定義接口邏輯定義 邏輯值01 驅(qū)動器輸出+5V+15V-5V-15V 接收器輸入+3V200mV為1；A-B4千歐姆12千歐姆 接收器輸入電壓-25V25V-77V-712V 四、典型芯片及電路介紹四、典型芯片及電路介紹 1. MAX481/3/5/7/MAX1487-半雙工半雙工 2. MAX488/MAX490-無使能全雙工無使能全雙工 3. MAX489/MAX491-帶使能全雙工帶使能全雙工 驅(qū)動器真值表驅(qū)動器真值表 接收器真值表接收器真值表 4. 帶使能半雙工組網(wǎng)帶使能半雙工組網(wǎng)-單組雙絞線單組雙絞線 5. 帶使能全雙工組網(wǎng)帶使能全雙工組網(wǎng)-兩組雙絞線兩組雙絞線 第2節(jié)

4、 SPI / I2C通信接口 一、SPI總線組成及工作原理 1、概述 vSPI (Serial Peripheral Interface) 串行外圍設備接口，最初 由Motorola 公司推出； v一種高速、全雙工、同步傳輸?shù)耐ㄐ趴偩€； v一種基于Motorola最初定義的事實標準，沒有統(tǒng)一的技術 規(guī)范； v傳輸及控制僅需4位I/O端口； vMaster/Slave架構，支持多Slave應用模式，但一般僅支持 單Master； v數(shù)據(jù)按BIT傳輸，高位MSB在先，速度數(shù)Mbit/s； 2、SPI總線結構 vSS (Slave Select)，低電平有效； vMOSI (Master Outpu

5、t Slave Input)； vMISO (Master Input Slave Output)； v兩根單向傳輸線，因此支持全雙工； 3、SPI數(shù)據(jù)傳輸時序模式 vSPI接口內(nèi)部結構框圖接口內(nèi)部結構框圖 vSPI傳輸時序傳輸時序 v主機（主機（Master）向移）向移 位寄存器寫入數(shù)據(jù)觸位寄存器寫入數(shù)據(jù)觸 發(fā)傳輸；發(fā)傳輸； v8個時鐘后，主從設備的移位寄存器數(shù)據(jù)完成交換！個時鐘后，主從設備的移位寄存器數(shù)據(jù)完成交換！ 4、SPI數(shù)據(jù)傳輸模式設置 vSPI時鐘極性選擇時鐘極性選擇 “CPOL空閑狀態(tài)極性控制位空閑狀態(tài)極性控制位”時鐘時鐘SCLK在在Idle狀狀 態(tài)下的電位：高態(tài)下的電位：高“1

6、” or 低低 “0”； vSPI時鐘相位選擇時鐘相位選擇 “CPHA采樣時刻控制位采樣時刻控制位”數(shù)據(jù)接收端對數(shù)據(jù)采樣時數(shù)據(jù)接收端對數(shù)據(jù)采樣時 刻控制：刻控制：Idle to Active or Active to Idle，無論哪種，都要，無論哪種，都要 求在采樣時刻到來之前數(shù)據(jù)端完成準備并處于穩(wěn)定狀態(tài)；求在采樣時刻到來之前數(shù)據(jù)端完成準備并處于穩(wěn)定狀態(tài)； 上升沿采樣模式上升沿采樣模式 下升沿采樣模式下升沿采樣模式 SCLK DATA SCLK DATA v時鐘極性？時鐘極性？ v時鐘相位？時鐘相位？ 5、多外設操作 二、I2C總線組成及工作原理 1、概述 vI2C （Inter IC BU

7、S）芯片間的通信接口； vI2C技術規(guī)范誕生于PHLIPS公司； v具備總線裁決和高低速器件同步功能，半雙工通信； v兩根雙向信號線：數(shù)據(jù)線SDA+時鐘線SCL； v支持低速(大于100kHz)、快速(大于400kHz)和高速(大于 3.4MHz)三種數(shù)據(jù)速率； vIC接口的高低電平為CMOS邏輯電平(低電平為0.3電源 電壓以下，高電平為0.7 電源電壓以上)； 2、I2C總線結構 vIC接口定義了一個主/從雙向通信接口。在這個體系中， MCU決定自己為主機(寫模式)或為從機(接收模式)； v每個從機具備專有、唯一的地址，使主機可以和多個從 機通過一條總線進行通信，無需單獨的片選線； v從機

8、的數(shù)目只受限于IC接口的地址機制（7位或10位地 址），7位的地址更為常見。在7位地址的機制中，總線 上可以接127個不同的外設； vSCL和SDA線為漏極開路結構，所以閑置時必須上拉為 高電平。 v可存在多個主機，但同一時刻只有一臺主機有效； 基于基于I2C總線的智能儀器芯片通信結構框圖總線的智能儀器芯片通信結構框圖 3、數(shù)據(jù)位的有效性規(guī)定 vI2C總線進行數(shù)據(jù)傳送時，時鐘信號為高電平期間， 數(shù)據(jù)線上的數(shù)據(jù)必須保持穩(wěn)定； v只有在時鐘線上的信號為低電平期間，數(shù)據(jù)線上的 高電平或低電平狀態(tài)才允許變化。 4、I2C起始和終止信號 vSCL線為高電平期間，SDA線由高電平向低電平的 變化表示起始信

9、號； vSCL線為高電平期間，SDA線由低電平向高電平的 變化表示終止信號； 5、I2C總線的數(shù)據(jù)訪問 v當SCL為高，SDA從高變?yōu)榈?，即發(fā)出了一個開始命令， 啟動一次IC通信； v每個SCL時鐘傳輸一個數(shù)據(jù)位，傳輸一個字節(jié)至少需要9 個數(shù)據(jù)位。一個讀寫周期包括8個數(shù)據(jù)位和一個應答位 (ACK)或者非應答位(NACK)。 v當數(shù)據(jù)在IC總線上傳輸時，在SCL的上升沿寫入從機， 在SCL的下降沿從機輸出。在SCL時鐘周期為高電平的時 間內(nèi)，SDA線的數(shù)據(jù)禁止改變。一次傳輸?shù)耐瓿杀仨毟?隨著一個終止或重新開始的命令，即SCL為高時，SDA 由低變?yōu)楦摺?v當總線空閑時，SDA和SCL都為高。 I

10、2C采用開始、重復開始和 停止命令在主機和從機之 間傳輸數(shù)據(jù)。 IC應答位：應答數(shù)據(jù)時， I2C線接口將SDA拉低，非 應答位SDA為高。 6、I2C總線的寫數(shù)據(jù)操作時序 vIC的寫周期起始于開始命令，隨后是7位從機地址和第8 位寫標識； v第8位置低，表示寫操作；第8位置高，表示讀操作； v主機在第8個時鐘周期后釋放總線； v如果從機應答數(shù)據(jù)傳輸，則在第9個時鐘周期將SDA拉低。 如果從機不應答寫命令，則釋放SDA (該數(shù)據(jù)線通過上拉 電阻置于高電平)，產(chǎn)生終止標識； v主機寫入8位命令字節(jié)(從機內(nèi)部寄存器地址)，然后是第2 個ACK/NACK位； v主機寫入8位數(shù)據(jù)字節(jié)并跟隨第3個ACK/

11、NACK位； v數(shù)據(jù)字節(jié)和最后的應答位完成一個寫周期； 從機地址 從機內(nèi)部寄存器 地址 數(shù)據(jù) 應答位，后續(xù)停止位，從機在 此后完成內(nèi)部的寫操作 7、I2C總線的讀數(shù)據(jù)操作時序 vIC讀周期起始于開始命令，隨后是需要操作的7位從機地 址、第8位置高，表示讀操作； v在ACK/NACK之后，主機寫入命令字節(jié)訪問從機寄存器 （從機內(nèi)部寄存器地址）； v在第二個ACK/NACK位后，主機重新寫入從機地址； v在第三個ACK/NACK位后，從機控制總線，一次輸出8位 串行數(shù)據(jù)到總線上； v此時無應答，并給出操作終止位； v當前寄存器地址讀操作：當從與上次讀操作相同的從機寄 存器讀取數(shù)據(jù)時，主機只需要在讀

12、取從機數(shù)據(jù)之前寫入從 機地址（無需寫入命令字節(jié)）； 數(shù)據(jù) 從機地址內(nèi)部寄 存器地址 從機地址從機地址 數(shù)據(jù)從機地址 非應答位，后續(xù) 終止位 SPI接口需要單獨的片選線實現(xiàn)微處理器與多個并行從 機之間高速全雙工的通信； IC接口用一條時鐘線和一條數(shù)據(jù)線與總線上的每個設 備通信，可以通過設定不同的從機地址在總線上掛接 多個IC；大多數(shù)IC接口外設具備地址選擇引腳，以實 現(xiàn)從機地址的配置； 8、I2C總線多設備操作 9、I2C總線芯片實例PCF8563 片內(nèi)寄存 器地址 80C51 P1.1 P1.0 START: SETB P1.1 NOP SETB P1.0 NOP CLR P1.1 NOP C

13、LR P1.0 STOP: CLR P1.0 NOP CLR P1.1 NOP SETB P1.0 NOP SETB P1.1 NOP CLR P1.0 WRITEBYTE:MOV R0,#8 ; 數(shù)據(jù)寬度為8位 CLR C ;清進位標志C CLR P1.0 ;時鐘線鉗位為0 DOLOOP:RLC A ; 數(shù)據(jù)左移, 進C,MSB FIRST MOV P1.1,C NOP SETB P1.0 NOP CLR P1.0 NOP DJNZ R0, DOLOOP SETB P1.1 NOP SETB P1.0 NOP JNB P1.1, ACKEND 【無應答錯誤處理】 ACKEND:NOP CLR

14、 P1.0 v課堂作業(yè)課堂作業(yè) 以以80C51與與PCF8563電路為硬件，設計日歷芯片內(nèi)電路為硬件，設計日歷芯片內(nèi)分鐘數(shù)據(jù)分鐘數(shù)據(jù) 的的單字節(jié)讀取單字節(jié)讀取操作程序，若操作程序，若PCF8563對該操作未應答，則輸對該操作未應答，則輸 出分鐘數(shù)據(jù)為出分鐘數(shù)據(jù)為FF（以示錯誤）。（以示錯誤）。 第3節(jié) 智能儀器無線通信 PTR系列無線收發(fā)MODEM （1）特性 v收發(fā)合一 v工作頻率：國際通用數(shù)傳頻道433MHz vFSK(頻移鍵控)調(diào)制方式，高抗干擾； vDDS+PLL頻率合成，高穩(wěn)定度； v最高傳輸速率：20KBits/s v工作電流：發(fā)射30mA； 接收10mA； 待機8A； v體積：56mm40mm 5mm； （2）封裝及管腳定義