數(shù)電第04章組合邏輯電路的分析(康華光(1)ppt課件

1、第四章第四章 組合邏輯電路組合邏輯電路 (1) 重點：重點： 1.會分析和設(shè)會分析和設(shè) 計簡單的組合計簡單的組合 邏輯電路；邏輯電路； 2.了解加法器了解加法器 、編碼器、譯、編碼器、譯 碼器、數(shù)據(jù)選碼器、數(shù)據(jù)選 擇器等常用邏擇器等常用邏 輯部件的任務(wù)輯部件的任務(wù) 原理和邏輯功原理和邏輯功 能；掌握這些能；掌握這些 常用邏輯部件常用邏輯部件 的數(shù)字集成電的數(shù)字集成電 路的運用方法路的運用方法 。 4.1 組合邏輯電路的分析組合邏輯電路的分析 一、分析步驟一、分析步驟 邏輯圖邏輯圖 從輸入到輸出從輸入到輸出 逐級列寫邏輯式逐級列寫邏輯式 化簡化簡 形狀表形狀表 (真值表真值表) 確定邏輯功能確定

2、邏輯功能 確定確定 二、舉例二、舉例 &1 1 & & A B F AB A B BA BABA BABAF BABAF 解解:(1)據(jù)邏輯圖列邏輯式據(jù)邏輯圖列邏輯式 (2)用布爾代數(shù)化簡邏輯式用布爾代數(shù)化簡邏輯式 例例1 確定以下圖邏輯功能確定以下圖邏輯功能 BABA (3)列真值表：列真值表： ABF 001 010 100 111 (4)確定邏輯功能確定邏輯功能 一樣為一樣為“1,不同為不同為“0 同或門同或門 FA B = A B F 符號符號 真值表真值表 分析以下圖的邏輯功能。分析以下圖的邏輯功能。 & & & & A B F BA ABA BBA BBAABAF BBAABA B

3、BAABA ）（）（ BABA BBAABA BBAABA 例例2 真值表：真值表： ABF 000 011 101 110 確定邏輯功能確定邏輯功能 一樣為一樣為“0,不同為不同為“1 異或門異或門 FA B =1 A B F 符號符號 真值表真值表 組合電路如下圖，分析該電路的邏輯功能。組合電路如下圖，分析該電路的邏輯功能。 & & & & 1A B C L P 例例3 解解:(1)由邏輯圖逐由邏輯圖逐 級寫出表達式級寫出表達式: (2)化簡與變換化簡與變換 (3)由表達式列出真值表由表達式列出真值表 ABCP CPBPAPL ABCCABCBABCA )(CBAABCL (4)分析邏輯功

4、能分析邏輯功能 當當A、B、C三個變量不一致時三個變量不一致時 輸出為輸出為“1，所以這個電路稱為，所以這個電路稱為“不一致電路。不一致電路。 CBAABC ABCF 0000 0011 0101 0111 1001 1011 1101 1110 )(CBAABC CBAABC 4.2 組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計 設(shè)計設(shè)計 一、設(shè)計步驟一、設(shè)計步驟 邏輯要求邏輯要求 邏輯功能邏輯功能 邏輯式邏輯式化簡化簡 形狀表形狀表 邏輯圖邏輯圖 弄清輸入輸出弄清輸入輸出 和輸入輸出和輸入輸出0、 1的意義的意義 二、舉例二、舉例 設(shè)計三人的無記名表決電路。每人前面一個按鍵。設(shè)計三人的無記名表決電

5、路。每人前面一個按鍵。 假好像意那么按下，不贊同那么不按。結(jié)果用指示假好像意那么按下，不贊同那么不按。結(jié)果用指示 燈表示，多數(shù)贊同時指示燈亮，否那么不亮。燈表示，多數(shù)贊同時指示燈亮，否那么不亮。 解解: (1)確定輸入、輸出確定輸入、輸出“0“1的意義的意義 設(shè)輸入三人為設(shè)輸入三人為A、B、C，按下為，按下為“1，不按為，不按為“0。 設(shè)輸出指示燈為設(shè)輸出指示燈為F，亮為，亮為“1，不亮為，不亮為“0 (2)據(jù)邏輯要求列真值表據(jù)邏輯要求列真值表 例例1 ABCF 000 001 010 011 100 101 110 111 ABCCABCBABCAF (3)據(jù)形狀表列邏輯式并化簡據(jù)形狀表列邏

6、輯式并化簡 +ABC+ABC AB+BC+CA 0 0 0 1 0 1 1 1 (4)根據(jù)邏輯表達式畫出邏輯圖根據(jù)邏輯表達式畫出邏輯圖 FAB+BC+CA A B C & & & 1 F CABCAB A B C 假設(shè)只能用與非門實現(xiàn)：假設(shè)只能用與非門實現(xiàn)： 留意：與非門當非門運用時，應(yīng)將留意：與非門當非門運用時，應(yīng)將 一切的輸入端接在一同。一切的輸入端接在一同。 FAB+BC+CAAB+BC+CA F=A & A & & & F & CABCAB 假設(shè)只能用三輸入端的或非門實現(xiàn)：假設(shè)只能用三輸入端的或非門實現(xiàn)： ACCBBA ACCBBA A 1 B 1 C 1 1 1 1 1 F 1 留意

7、：或非門當非門運用時應(yīng)將一切的輸入端接在一同。留意：或非門當非門運用時應(yīng)將一切的輸入端接在一同。 FAB+BC+CA 設(shè)計一個機信號控制電路。要求：設(shè)計一個機信號控制電路。要求： 電路有電路有I0(火警火警)、I1(盜警盜警)和和I2(日常業(yè)務(wù)日常業(yè)務(wù))三種輸入三種輸入 信號，經(jīng)過排隊電路分別從信號，經(jīng)過排隊電路分別從L0、L1、L2輸出，在同一輸出，在同一 時間只能有一個信號經(jīng)過。假好像時有兩個以上信號出時間只能有一個信號經(jīng)過。假好像時有兩個以上信號出 現(xiàn)時，應(yīng)首先接通火警信號，其次為盜警信號，最后是現(xiàn)時，應(yīng)首先接通火警信號，其次為盜警信號，最后是 日常業(yè)務(wù)信號。試按照上述輕重緩急設(shè)計該信號

8、控制電日常業(yè)務(wù)信號。試按照上述輕重緩急設(shè)計該信號控制電 路。要求用集成門電路路。要求用集成門電路7400(每片含每片含4個個2輸入端與非門輸入端與非門) 實現(xiàn)實現(xiàn) 解解:(1)列真值表：列真值表： (2)由真值表寫出各輸出的邏輯表達式由真值表寫出各輸出的邏輯表達式 00 IL 101 IIL 2102 IIIL 例例2 輸輸 入入輸輸 出出 I0 I1 I2 L0 L1 L2 000 001 010 011 100 101 110 111 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 I0 I1I 200 1 0 01 11 10 L0 0 0

9、 0 0 1 1 1 1 如此類推得如此類推得: (3)根據(jù)要求，將上式轉(zhuǎn)換為與非表達式：根據(jù)要求，將上式轉(zhuǎn)換為與非表達式： (4)畫出邏輯圖：畫出邏輯圖： 00 IL 10I I 210 III & & & & & & & I0 1 I 2 I 0 L 1 L L2 101 IIL 2102 IIIL 210 III 例例3 AB C G1 G2 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 ABCCABCBABCA 1 G ABCCBACBACBA 2 G ACBCAB 1 G

10、 ABCCABCBABCA 1 G ABCCBACBACBA 2 G A BC 00 1 0 01 11 10 G1 0 0 1 0 0 1 1 1 A BC 00 1 0 01 11 10 G2 0 1 0 1 1 0 1 0 ACBCAB 1 G ABCCBACBACBA 2 G ACBCAB A BC A B C & & & & G1G2 ACBCAB 1 G ABCCBACBACBA 2 G 設(shè)計一個將余設(shè)計一個將余3碼變換成碼變換成8421碼的組合邏輯電路。碼的組合邏輯電路。 解：解：(1)根據(jù)標題要求，列出真值表：根據(jù)標題要求，列出真值表： 例例4 輸入輸入(余余3碼碼) 輸出輸出

11、(8421碼碼) A3 A2 A1A0 L3 L2 L1 L0 00 1 1 00 0 0 01 0 0 00 0 1 01 0 1 00 1 0 01 1 0 00 1 1 01 1 1 01 0 0 10 0 0 01 0 1 10 0 1 01 1 0 10 1 0 01 1 1 10 1 1 10 0 0 11 0 0 10 0 1 (2) 化簡。留意利用無關(guān)項。化簡。留意利用無關(guān)項。 3L A1 A 3 A2 A0 0 1 00 0 0 00 01 033 AAAAAL 12 3 0323 AAAAA 1 2L A1 A 3 A2 A0 0 0 01 0 0 11 10 001222

12、 AAAAAAAAL 130 01301202 AAAAAAAA 輸入輸入(余余3碼碼) 輸出輸出(8421碼碼) A3 A2 A1A0 L3 L2 L1 L0 00 1 1 00 0 0 01 0 0 00 0 1 01 0 1 00 1 0 01 1 0 00 1 1 01 1 1 01 0 0 10 0 0 01 0 1 10 0 1 01 1 0 10 1 0 01 1 1 10 1 1 10 0 0 11 0 0 10 0 1 1L A1 A 3 A2 A0 1 0 10 0 0 01 10 0L A1 A 3 A2 A0 0 1 10 0 1 10 10 00 AL 0110011

13、 AAAAAAL 輸入輸入(余余3碼碼) 輸出輸出(8421碼碼) A3 A2 A1A0 L3 L2 L1 L0 00 1 1 00 0 0 01 0 0 00 0 1 01 0 1 00 1 0 01 1 0 00 1 1 01 1 1 01 0 0 10 0 0 01 0 1 10 0 1 01 1 0 10 1 0 01 1 1 10 1 1 10 0 0 11 0 0 10 0 1 邏輯表達式：邏輯表達式： (3)由邏輯表達式由邏輯表達式 畫出邏輯圖。畫出邏輯圖。 00 AL 011 AAL 013012022 AAAAAAAAL 0323 AAAAAL 1 3 1 =1 1 1 &

14、& & & & & & A0 A1 A2 A3 L0 L1 L2 L3 設(shè)計一個一位全減器。設(shè)計一個一位全減器。 列真值表。列真值表。 全減器有三個輸入變量：全減器有三個輸入變量： 被減數(shù)被減數(shù)An、減數(shù)、減數(shù)Bn、低位、低位 向本位的借位向本位的借位Cn； 有兩個有兩個 輸出變量：本位差輸出變量：本位差Dn、本位、本位 向高位的借位向高位的借位C n+1。 全減器真值表如右全減器真值表如右 ： An Bn Cn Cn+1Dn 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 1 0 0 1 0 0 0 0 1 1 例例5

15、nnn nn n n n n n nn n CBACBACBACBAD nnn CBA nnnnn nn n n n nn n CBACBACBACBAC 1 nnnn nCBCBA )( 寫邏輯函數(shù)式寫邏輯函數(shù)式 nnnn nCBCBA )( 畫出邏輯電路。畫出邏輯電路。 或或 nnnn CBAD nnnn n n CBCBAC )( 1 L 由于由于G1門的延遲門的延遲 , 輸出端出現(xiàn)了一個正向窄脈沖。輸出端出現(xiàn)了一個正向窄脈沖。 AAL 1 A L=A A G1 G2 & 解：解： A A 4.3 組合邏輯電路中的競爭冒險組合邏輯電路中的競爭冒險 競爭冒險競爭冒險由于延遲時間的存在，由于

16、延遲時間的存在， 當一個輸入信號經(jīng)過多條途徑傳送后當一個輸入信號經(jīng)過多條途徑傳送后 又重新會合到某個門上，由于不同途又重新會合到某個門上，由于不同途 徑上門的級數(shù)不同，導(dǎo)致到達會合點徑上門的級數(shù)不同，導(dǎo)致到達會合點 的時間有先有后，從而產(chǎn)生瞬間的錯的時間有先有后，從而產(chǎn)生瞬間的錯 誤輸出。誤輸出。 一、產(chǎn)生競爭冒險的情況一、產(chǎn)生競爭冒險的情況 1.產(chǎn)生產(chǎn)生“1冒險冒險 例例1電路如圖，知輸入波形，畫輸出波形。電路如圖，知輸入波形，畫輸出波形。 出現(xiàn)錯誤出現(xiàn)錯誤,稱稱1冒險冒險 2.產(chǎn)生產(chǎn)生“0冒險冒險 二、冒險景象的識別二、冒險景象的識別 可采用代數(shù)法來判別一個組合電路能否存在冒險：可采用代數(shù)

17、法來判別一個組合電路能否存在冒險： 首先寫出組合邏輯電路的邏輯表達式。當某些邏輯首先寫出組合邏輯電路的邏輯表達式。當某些邏輯 變量取特定值變量取特定值(0或或1)時，假設(shè)表達式出現(xiàn)：時，假設(shè)表達式出現(xiàn)： AAL 存在存在1冒險；冒險； AAL 存在存在0冒險。冒險。 1 A L=A+A G1 G2 1 A A L 例例2電路如圖，知輸入波形，畫輸出波形。電路如圖，知輸入波形，畫輸出波形。 出現(xiàn)錯誤出現(xiàn)錯誤,稱稱0冒險冒險 判別圖示電路能否存在冒險判別圖示電路能否存在冒險? 如有，指出冒險類型。如有，指出冒險類型。 解：邏輯表達式：解：邏輯表達式： CCL 假設(shè)輸入變量假設(shè)輸入變量ABl，那，那

18、 么有：么有： 因此因此, 該電路存在該電路存在0冒險。冒險。 BCCAL 例例3 解：假設(shè)解：假設(shè)AC0，那么，那么: BBL 判別函數(shù)判別函數(shù) 能否存在冒險能否存在冒險?)(CBBAL 該式組成的邏輯電路存在該式組成的邏輯電路存在l冒險冒險 例例4 & & & 1 L=AC+BC C A BBC AC BC AC BC +AC 那么此式組成的邏輯電路在那么此式組成的邏輯電路在A=B=1時時, L=1, 不會產(chǎn)生冒不會產(chǎn)生冒 險。險。 2、消去互補相乘項、消去互補相乘項 在例在例4中中: 三、冒險景象的消除方法三、冒險景象的消除方法 在邏輯電路中，存在冒險景象時卡諾圖中各在邏輯電路中，存在冒

19、險景象時卡諾圖中各 個圈是獨立的。假設(shè)添加冗余項個圈是獨立的。假設(shè)添加冗余項(圈圈)，使各圈不，使各圈不 獨立，就可消除冒險景象。獨立，就可消除冒險景象。 1、添加冗余項、添加冗余項 BCCAL )(CBBAL BCACBAL 在例在例3中：假設(shè)添加冗余項中：假設(shè)添加冗余項 AB，使各圈不獨立。，使各圈不獨立。 此式組成的邏輯電路存在此式組成的邏輯電路存在l冒險冒險 此式組成的邏輯電路在此式組成的邏輯電路在AC0時時: ABBCCA A BC 00 01 11 10 0 1 L 0 0 1 0 1 0 1 1 如將其變換為：如將其變換為： 冗余項冗余項 L=0,不會產(chǎn)生冒險。不會產(chǎn)生冒險。 3

20、、添加輸出濾波電容、添加輸出濾波電容 在能夠產(chǎn)生冒險的門電路輸出端并接一個濾波電容在能夠產(chǎn)生冒險的門電路輸出端并接一個濾波電容 普通為普通為420pF，利用電容兩端的電壓不能突變的，利用電容兩端的電壓不能突變的 特性，使輸出波形上升沿和下降沿都變的比較緩慢，從特性，使輸出波形上升沿和下降沿都變的比較緩慢，從 而起到消除冒險景象的作用。而起到消除冒險景象的作用。 A A 1 A L=A A G1 G2 & C L 4.4 假設(shè)干典型的組合邏輯集成電路假設(shè)干典型的組合邏輯集成電路 在數(shù)字電路中，常用的組合電路有在數(shù)字電路中，常用的組合電路有 加法器、編碼器、譯碼器、數(shù)據(jù)分配器、加法器、編碼器、譯碼

21、器、數(shù)據(jù)分配器、 數(shù)據(jù)選擇器等。下面幾節(jié)分別引見這幾數(shù)據(jù)選擇器等。下面幾節(jié)分別引見這幾 種典型組合邏輯電路的根本構(gòu)造、任務(wù)種典型組合邏輯電路的根本構(gòu)造、任務(wù) 原理和運用方法。原理和運用方法。 一、編碼器一、編碼器 1.編碼器的概念編碼器的概念 編碼：賦予二進制代碼特定含義的過程編碼：賦予二進制代碼特定含義的過程 稱為編碼。稱為編碼。 如：如：8421BCD碼中，用碼中，用1000表示數(shù)字表示數(shù)字8 編碼器編碼器能將輸入信號編成二進制能將輸入信號編成二進制 代碼的電路。代碼的電路。 編碼器的邏輯功能：編碼器的邏輯功能： 能將每一個編碼輸入信號變換為不同的能將每一個編碼輸入信號變換為不同的 二進制

22、的代碼輸出。二進制的代碼輸出。 如如BCD編碼器：將編碼器：將10個編碼輸入信號分個編碼輸入信號分 別編成別編成10個個4位碼輸出。位碼輸出。 如如8線線-3線編碼器：將線編碼器：將8個輸入的信號分個輸入的信號分 別編成別編成 8個個3位二進制數(shù)碼輸出。位二進制數(shù)碼輸出。 編碼器編碼器 3、四線、四線二線編碼器的設(shè)計二線編碼器的設(shè)計 將四個輸入信號編成二進制碼將四個輸入信號編成二進制碼,其步驟如下其步驟如下: (1)確定二進制碼的位數(shù)確定二進制碼的位數(shù)n (信號個數(shù)信號個數(shù)=2n ) 四個輸入信號四個輸入信號=22 ，需求，需求2位二進制碼來區(qū)別。位二進制碼來區(qū)別。 (2)列編碼表列編碼表(真

23、值表真值表) 設(shè)：設(shè)： I3I0為四個輸入信號端為四個輸入信號端, Y1 Y0 為兩位二進制碼的輸出端。為兩位二進制碼的輸出端。 (3)列寫邏輯式并化簡列寫邏輯式并化簡 I3 I2 I1 I0 Y1 Y0 000100 001001 010010 100011012301231 IIIIIIIIY 012301230 IIIIIIIIY 輸入高電平有效輸入高電平有效 (4)據(jù)邏輯式畫邏輯圖據(jù)邏輯式畫邏輯圖 012301231 IIIIIIIIY 012301230 IIIIIIIIY Y1Y0 11 1 I0 I1 I2 I3 1 I3 I2 I1 I0 & 11 當一切的輸入都為當一切的輸入

24、都為1時，時， Y1Y0 = ？ Y1Y0 = 00 無法輸出有效編碼。無法輸出有效編碼。 結(jié)論：普通編碼器不能同時輸入兩個已上的有效編碼信號結(jié)論：普通編碼器不能同時輸入兩個已上的有效編碼信號 I2 = I3 = 1 , I1= I0= 0時，時， Y1Y0 = ？ Y1Y0 = 00 012301231 IIIIIIIIY 012301230 IIIIIIIIY 3. 優(yōu)先編碼器 優(yōu)先編碼器的提出：優(yōu)先編碼器的提出： 實踐運用中，經(jīng)常實踐運用中，經(jīng)常 有兩個或更多輸入編有兩個或更多輸入編 碼信號同時有效。碼信號同時有效。 必需根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后次必需根據(jù)輕重緩急，規(guī)定

25、好這些外設(shè)允許操作的先后次 序，即優(yōu)先級別。序，即優(yōu)先級別。 識別多個編碼懇求信號的優(yōu)先級別，并進展相應(yīng)編碼的邏識別多個編碼懇求信號的優(yōu)先級別，并進展相應(yīng)編碼的邏 輯部件稱為優(yōu)先編碼器。輯部件稱為優(yōu)先編碼器。 4線線2線優(yōu)先編碼器的設(shè)計線優(yōu)先編碼器的設(shè)計 允許同時輸入兩個以上信號，并按優(yōu)先級輸出允許同時輸入兩個以上信號，并按優(yōu)先級輸出 前述前述4 2線編碼器的缺陷為：假設(shè)兩個信號或兩個線編碼器的缺陷為：假設(shè)兩個信號或兩個 信號以上同時輸入時就會出錯信號以上同時輸入時就會出錯 , 因此改良真值表變?yōu)椋阂虼烁牧颊嬷当碜優(yōu)椋?優(yōu)先級別為優(yōu)先級別為: I3第一第一, I2第二第二, I1第三第三, I

26、0第第 四四 邏輯式如下頁所示：邏輯式如下頁所示： I3 I2 I1 I0 Y1 Y0 000100 001 01 01 10 1 11 I2 I3 I3I2 I1I0 00 01 11 10 00 01 11 10 I3 I1 I0 I2 Y1 I3 I3I2 I1I0 00 01 11 10 00 01 11 10 I3 I1 I0 I2 Y0 Y1= I2 + I3 I3 I2 I1 I0 Y1 Y0 000100 001 01 01 10 1 11 12 II 3120 IIIY 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 0 1 1 1 1 1

27、 1 1 1 據(jù)邏輯式畫邏輯圖據(jù)邏輯式畫邏輯圖 Y1= I2 + I3 3120 IIIY 11 1 I0 I1 I2 I3 1 I3 I2 I1 I0 & Y1Y0 11 4、二、二十進制編碼器十進制編碼器(BCD碼碼)的設(shè)計的設(shè)計 將十進制數(shù)將十進制數(shù) 09 編成二進制代碼的電路。編成二進制代碼的電路。 09十個數(shù)字經(jīng)過十個數(shù)字經(jīng)過10個按鍵個按鍵I0 I9輸入到編碼電路中。輸入到編碼電路中。 用用BCD8421碼表示十進制數(shù)碼表示十進制數(shù)09。 其設(shè)計步驟如下：其設(shè)計步驟如下： (1)確定二進制碼的位數(shù)確定二進制碼的位數(shù)n (信號個數(shù)信號個數(shù)=2n ) 十個輸入十個輸入 需求幾位輸出？需

28、求幾位輸出？ 四位四位 (2)列編碼表列編碼表(真值表真值表) 十個十進制數(shù)按鍵為輸入：十個十進制數(shù)按鍵為輸入：I0 I9 , 按下為按下為0，不按為，不按為1 至少需至少需2n位位n表示二進制的位數(shù)表示二進制的位數(shù) 輸入低電平有效輸入低電平有效 四個二進制數(shù)為輸出：四個二進制數(shù)為輸出：A、B、C、D 列出形狀表如下：列出形狀表如下： 76327632 IIIIIIIIC 9753197531 IIIIIIIIIID (3)列寫邏輯式并化簡列寫邏輯式并化簡 輸入輸入輸出輸出 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 AB C D 1 1 111 111110000 1 1 1

29、11 111100000 1 1 111 111010001 1 1 111 110110010 1 1 111 101110011 1 1 111 011110100 1 1 110 111110101 1 1 101 111110110 1 1 011 111110111 1 0 111 111111000 0 1 111 111111001 76547654 IIIIIIIIB 9898 IIIIA 輸入輸入輸出輸出 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 AB C D 1 1 111 111110000 1 1 111 111100000 1 1 111 11101

30、0001 1 1 111 110110010 1 1 111 101110011 1 1 111 011110100 1 1 110 111110101 1 1 101 111110110 1 1 011 111110111 1 0 111 111111000 0 1 111 111111001 (4)據(jù)邏輯式畫邏輯圖據(jù)邏輯式畫邏輯圖 +5V I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 A B C D R 該電路的缺陷為：該電路的缺陷為： I9I0 在全在全1與與1111111110兩種情兩種情 況下，輸出沒有區(qū)別。況下，輸出沒有區(qū)別。 +5V I9 I8 I7 I6 I5 I

31、4 I3 I2 I1 I0 A B C D R 改良：添加一個輸出控制端改良：添加一個輸出控制端GS，以區(qū)別這兩種情況。，以區(qū)別這兩種情況。 I9I0在有在有0時時GS=1,無輸入時無輸入時GS=0。 GS 1 5、集成電路編碼器、集成電路編碼器 CMOS集成電路集成電路83線優(yōu)先編碼器線優(yōu)先編碼器CD4532 (1)CD4532的電路圖的電路圖 P142圖圖4.4.4(a) (2)CD4532的引腳圖的引腳圖 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 VDD EO GS I3 I2 I1 I0 Y0 I4 I5 I6 I7 EI Y2 Y1 GND (3)

32、CD4532的邏輯符號的邏輯符號 I7 I6 I5 I4 I3 I2 I1 I0 EI CD4532 EO GS Y2 Y1 Y0 GND:公共地端公共地端 VDD:電源輸入端電源輸入端 I7I0 :編碼輸入端編碼輸入端 Y2Y0 :編碼輸出端編碼輸出端 EI:輸入使能端輸入使能端 EO:輸出使能端輸出使能端 GS:編碼形狀標志編碼形狀標志 (4)CD4532的真值表的真值表(高電平有效高電平有效) 輸入輸入輸出輸出 EII7I6I5I4I3I2I1I0Y2Y1 Y0 GS EO 000000 10000000000001 1111110 10111010 100110110 10001100

33、10 10000101110 100000101010 1000000100110 10000000100010 輸入使能端輸入使能端EI: 編碼器在編碼器在EI=1時任務(wù)時任務(wù), EI=0時不任務(wù)。時不任務(wù)。 輸出使能端輸出使能端EO: 在在EI=1、 I7 I0=0時時, EO=1。 編碼形狀標志編碼形狀標志GS:EI=1、I7I0至少有一個為至少有一個為1 時時, GS=1 回回41頁頁回回42頁頁回回40頁頁 (5)CD4532的邏輯表達式的邏輯表達式 由真值表，用卡諾圖化簡，得：由真值表，用卡諾圖化簡，得： 45672 IIIIEIY )()( 245345671 IIIIIIIIEIY )()()( 12463465670 IIIIIIIIIIEIY )( 01234567 IIIIIIIIEIEO )( 01234567 IIIIIIIIEIGS 真值表真值表 (6) CD4532編碼器的運用編碼器的運用 用兩片用兩片CD4532優(yōu)先編碼器串行擴展實現(xiàn)的優(yōu)先編碼器串行擴展實現(xiàn)的16線線 4線優(yōu)先編碼器。線優(yōu)先編碼器。 EI 1 EO 1 EI 0 EO 0 A15A14A13A12A11A10A9A8 A7 A6 A5 A4 A3 A2 A1 A0 I7 I6 I5 I4 I3 I2 I1 I0 EI CD4532(1) EO