單片機時鐘芯片研究論文

1、單片機時鐘芯片研究論文 1內部結構及引腳 串行時鐘芯片的內部結構如圖1所示。它包含I/O控制器、移位寄存器、命令及邏輯控制器，表態(tài)RAM、實時時鐘、計數(shù)器、晶振等部分。 圖2為RTC-4553的引腳圖。CS0為片選腳，低電平選中；WR為讀寫使能口，高為讀，低為寫；L1L5為工廠出廠調整精度和測試用，使用中懸空；CS1為芯片掉電檢查口，可直接與系統(tǒng)電源連接，芯片測到該口為低時，自動進入低功耗狀態(tài)；SCK為時鐘口，SIN為數(shù)據(jù)輸入口，SOUT為數(shù)據(jù)輸出口。另外，芯片還有1個時鐘信號輸出口TPOUT，該口可輸出1024Hz或1/10Hz的信號，以供檢測芯片的時鐘精度所用。 2功能及控制 2.1寄存器

2、 RTC-4553共有464bit寄存器。這些寄存器分3頁，第1頁共16個，分別為時鐘寄存器和控制寄存器，如表1所列，用來存放秒、分、時、日、月、年、星期和3個特殊寄存器；第2頁、第3頁各有15個，共30個SRAM寄存器，頁面的選擇通過操作控制寄存器3的MS1、MS0位來實現(xiàn)。 表1 第0頁第1頁第2頁地址A3A2A1A0功能說明地址A3A2A1A0功能說明地址A3A2A1A00 1 2 3 4 5 6 7 8 9 0A 0B 0C 0D 0E 0F個位秒 十位秒 個位分 十位分 個位時 十位時 星期 個位天 十位天 個位月 十位月 個位年 十位年 控制寄存器1 控制寄存器2 控制寄存器30

3、1 2 3 4 5 6 7 8 9 0A 0B 0C 0D 0E 靜 態(tài) RAM 區(qū) 0 1 2 3 4 5 6 7 8 9 0A 0B 0C 0D 0E 靜 態(tài) RAM 區(qū) 控制寄存器1：CNT1 TPS-CNTR24/12 TPSTPOUT輸出時鐘選擇位，1輸出1024Hz，0輸出1/10Hz； CNTR時鐘寄存器清零標志； 24/121為24小時制，0為12小時制。 控制寄存器2： BUSYPONC- BUSY有進位溢出； PONC初始上電檢測，為1表示剛上電需校時。 控制寄存器3： -MS1MS0 MS1、MS0頁面選擇位，00和01指向0頁，10指向1頁，11指向2頁。 2.2數(shù)據(jù)讀

4、出 在片選擇中芯片，WR置高時，芯片處于讀出狀態(tài)，隨著SCK腳上的時鐘變化，內部寄存器的數(shù)據(jù)將出現(xiàn)在SOUT腳上。輸入需要8個時鐘，4個用來輸入地址；輸出數(shù)據(jù)也需要8個時鐘，包括4個地址位4個數(shù)據(jù)位。數(shù)據(jù)在SCK上升沿輸入，在下降沿輸出。寄存器的地址由SIN腳輸入，頁面由MS0、MS1決定。圖3為讀時序圖。 2.3數(shù)據(jù)寫入 RTC-4553采用特殊的寫指令，對第0頁的0D0FH及第1頁、第2頁的寄存器的操作采用常規(guī)寫法，地址后面的數(shù)據(jù)將原樣寫入寄存器中，而對時間寄存器寫操作指令只能將內部的內容加1，并自動完成轉換。圖4為時間寄存器寫時序。芯片這種獨特的設計，防止了時鐘區(qū)數(shù)據(jù)被意外干擾出現(xiàn)非法數(shù)

5、據(jù)的可能，這正是該芯片高可靠性的原因所在。 3應用 RTC-4553采用串行通信，與單片機接口簡單，在設計中RAM區(qū)可放置少量的停電后系統(tǒng)需要保存的數(shù)據(jù)。CS1也可與單片機的掉電檢測口相連，以便能迅速進入低功耗狀態(tài)。圖5以PIC單片機為例，給出連接圖。 按圖5給出單字節(jié)的讀程序： 入口：FDE的低4位存放讀地址，W的低4位存放讀地址 BSFRA，WR；讀狀態(tài) BCFRA，CS0；選芯片 MOVLW8 MOVWFCount;準備發(fā)8位 LOOP：BCFRA，SCK；SCK低電平 BCFRA，SIN BTFSSFDE，0；FDE的0位為1 ；則SIN口為1 GOTOLLL；否則SIN口輸出0 BSFRA，SIN LLL： RRFFDE，1；FDE右移，準備發(fā)下一位 BSFRA，SCK；SCK高電平 DECFS2Count GOTOLOOP；讀指令發(fā)完 MOVLW8；準備接收數(shù)據(jù) MOVWFCount LOOP1： BCFRA，SCK NOP BSFRA，SCK RRFW，0 BCFW，0 BTFSSRA，Sout；讀判斷 GOTOLLL1 BSFW，0 LLL1： DECFS2Count GOTOLOOP1