xilinx700AN1400A用戶手冊

1、redred cyclonecyclone開發(fā)板開發(fā)板 rciii-3s700a/700an/1400arciii-3s700a/700an/1400a用戶手冊用戶手冊前言前言本手冊適用于使用 red cyclone 系列開發(fā)板紅色颶風(fēng)三代 xilinx 版本的用戶。開發(fā)板由三部分組成：核心板，底板（基礎(chǔ)功能擴(kuò)展板） 。核心板與底板可以配合使用也可以單獨(dú)使用核心板,核心板支持 usb 接口供電和直接 5v 電源供電兩種模式，底板上不要外接電源模塊。配合底板這套開發(fā)板面向 fpga 的所有用戶，既可以用它來學(xué)習(xí) fpga 基礎(chǔ)的設(shè)計(jì)知識，也可以只用核心模塊配合用戶自定義底板實(shí)現(xiàn)工程應(yīng)用。所以，設(shè)

2、計(jì)本著簡單實(shí)用，擴(kuò)展性好的原則。本開發(fā)套件配合較高容量的fpga。xc3s700a,xc3s1400a 是 xilinx 主推高性價(jià)比產(chǎn)品，700an 更是 xilinx 09推出的新產(chǎn)品，它的配置模式支持內(nèi)部 flash 燒寫，使得破解內(nèi)部代碼非常困難，加密性能大大提高，非常適合內(nèi)部算法的加密處理。該產(chǎn)品也可以作為產(chǎn)品開發(fā)的原型驗(yàn)證板或者 ic 前端設(shè)計(jì)驗(yàn)證板。我們也希望大家在這套板上開發(fā)出有創(chuàng)意的產(chǎn)品。同時(shí)，這套開發(fā)板也提供了一個(gè) sopc（system on programming chip）平臺，可以實(shí)現(xiàn)嵌入式的軟 cpu，如 microblaze ，picroblaze 等。為嵌入式

3、電子產(chǎn)品設(shè)計(jì)提供了又一種選擇。如何使用本用戶手冊：用戶手冊主要是使用戶了解開發(fā)板上各部分功能模塊，硬件連接到 fpga 上的對應(yīng)的管腳映射，介紹用到的芯片操作的基本原理，當(dāng)然在這里只是一個(gè)簡單的介紹，具體如何使用芯片請用戶參照芯片手冊。由于本人水平有限，手冊有錯(cuò)漏和不嚴(yán)謹(jǐn)之處在所難免，如果發(fā)現(xiàn)錯(cuò)誤懇請發(fā)送郵件到 ，歡迎大家批評指正目錄目錄v3-rc3-3s700a/700an/1400av3-rc3-3s700a/700an/1400a 用戶手冊用戶手冊.1修訂記錄修訂記錄.2前言前言.3目錄目錄.4開發(fā)板用戶手冊內(nèi)容介紹開發(fā)板用戶手冊內(nèi)容介紹.6chapter 1 主要器件及特性主要器件及特

4、性.7主要元器件介紹.7chapter 2 核心板與底板接口核心板與底板接口.9核心板用戶 io 連接器.9底板用戶 io 連接器.11底板用戶 io .12chapter 3 高速同步高速同步 sdram .14chapter 4 大容量，快速大容量，快速 flash.16chapter 5 高速異步高速異步 sram .18chapter 6 fpga 配置方案配置方案.21jtag 接口.21as 接口 .21chapter 7 時(shí)鐘分配時(shí)鐘分配.22chapter 8 復(fù)位電路復(fù)位電路.23chapter 9 led 數(shù)碼管數(shù)碼管.24chapter 10 系統(tǒng)電源接口系統(tǒng)電源接口.2

5、5chapter 11usb 2.0 接口接口 .26chapter 12 320aic23 音頻編碼芯片音頻編碼芯片.33fpga 管腳映射.33該芯片主要有如下特性: .33tlv320aic23 的使用.341控制接口.342控制寄存器的使用.35chapter 13 撥碼開關(guān)按鍵開關(guān)撥碼開關(guān)按鍵開關(guān).36撥碼開關(guān).36按鍵開關(guān).36chapter 14 七段數(shù)碼管七段數(shù)碼管.38chapter 15 ps/2 鼠標(biāo)（鍵盤）接口鼠標(biāo)（鍵盤）接口 .41鍵盤.41鼠標(biāo).42chapter 16 rs-232 串口串口.45串行通信標(biāo)準(zhǔn).45接收機(jī)設(shè)計(jì).46發(fā)送機(jī)設(shè)計(jì).46chapter17

6、 字符型液晶顯示器字符型液晶顯示器.49介紹.49fpga 控制原理.51chapter 18 蜂鳴器與紅外線接口蜂鳴器與紅外線接口.53chapter 19 sd 卡接口卡接口.54附錄附錄 a：原理圖：原理圖.55附錄附錄 b, 主要元件的相關(guān)材料主要元件的相關(guān)材料.55 開發(fā)板用戶手冊內(nèi)容介紹開發(fā)板用戶手冊內(nèi)容介紹 chapter 1,“主要器件及特性”chapter 2，“核心板與底板接口”核心板部分核心板部分chapter 3，“高速同步 sdram” chapter 4，“大容量快速 flash” chapter 5， “高速異步 sram”chapter 6，“fpga 配置方案

7、”chapter 7，“時(shí)鐘分配”chapter 8，“復(fù)位電路”chapter 9，“l(fā)ed 數(shù)碼管”chapter 10， “系統(tǒng)電源接口”基礎(chǔ)底板部分基礎(chǔ)底板部分chapter 11,“usb 2.0 接口” chapter 12,“320aic23 音頻編碼芯片” chapter 13,“撥碼開關(guān)按鍵開關(guān)” chapter 14,“七段數(shù)碼管”chapter 15， “ps/2 鼠標(biāo)（鍵盤）接口” chapter 16， “rs232 串口” chapter 17， “字符型液晶顯示器”chapter 18,“蜂鳴器與紅外線接口”chapter 19， “sd 卡接口”附錄 a,“電路

8、板原理圖”附錄 b,“主要元件的相關(guān)材料”注 1 核心板分為三種版本：（1 1）xc3s700a4f484c+mt48lc4m16a+28f640j3xc3s700a4f484c+mt48lc4m16a+28f640j3（2 2）xc3s700an4f484c+mt48lc4m16a+28f640j3xc3s700an4f484c+mt48lc4m16a+28f640j3（3 3）xc3s1400a4f484c+mt48lc16m16a+28f128j3xc3s1400a4f484c+mt48lc16m16a+28f128j3 chapter 1主要器件及特性主要器件及特性本部分中描述了 re

9、d cycloneiii 代 xilinx 開發(fā)板的設(shè)計(jì)原理和使用方法，作為開發(fā)板的配套材料。主要元器件介紹70/140 萬門萬門 xilinx spartan3aan 系列系列 fpga采用 bga484 表貼封裝 spartan 3an 家族信息spartan 3a 家族信息支持最大單片支持最大單片 16mb x 16bit 高速高速 sdarm最高 166mhz 讀寫速度；128/64mbyte 快速快速 flash支持最大單片 128m8bit 讀寫速度為 90ns；靈活的頁面方式，可以用來存儲 fpga 配置文件或者操作系統(tǒng)鏡像文件；usb2.0 高速數(shù)據(jù)接口高速數(shù)據(jù)接口采用了應(yīng)用廣

10、泛，性能穩(wěn)定的 cypress 公司 cy68013 芯片實(shí)現(xiàn)了 usb 接口的擴(kuò)展，能夠與計(jì)算機(jī)之間實(shí)現(xiàn)高速的數(shù)據(jù)傳遞；9 針針 rs232 串口串口實(shí)現(xiàn)與計(jì)算機(jī)的數(shù)據(jù)通訊；輔助調(diào)試，結(jié)果輸出；ps/2 鼠標(biāo)，鍵盤接口鼠標(biāo)，鍵盤接口標(biāo)準(zhǔn)的鼠標(biāo)、鍵盤接口，支持 3.3v 和 5v 設(shè)備，可以用來驗(yàn)證 ps/2 的接口協(xié)議，實(shí)現(xiàn)一個(gè) io 設(shè)備擴(kuò)展；512k byte 高速，異步高速，異步 sram一片 256k 16bit 的（issi25616vl）sram，獨(dú)立的字節(jié)使能信號chapter 2 核心板與底板接口核心板與底板接口核心板與底板接口采用兩個(gè) 2mm 間距 40 x2 用戶 io

11、連接器連接。下面就詳細(xì)介紹連接器上 fpga 對應(yīng)的管腳。核心板用戶 io 連接器信號名稱fpga 管腳信號名稱fpga 管腳信號名稱fpga 管腳用戶普通 ioegpio0e17egpio40b8egpio80w22egpio1d18egpio41c8egpio81v22egpio2d19egpio42a7egpio82y22egpio3c19egpio43a6egpio83w21egpio4b20egpio44d7egpio84ab21egpio5a20egpio45c7egpio85aa21egpio6e15egpio46b6egpio86ab19egpio7f15egpio47a5eg

12、pio87aa19egpio8c18egpio48c6egpio88ab17egpio9a18egpio49d6egpio89ab18egpio10b19egpio50e9egpio90aa15egpio11a19egpio51d8egpio91ab15egpio12d17egpio52a4egpio92ab13egpio13c17egpio53b4egpio93aa14egpio14d16egpio54c5egpio94y5egpio15c16egpio55d5egpio95y6egpio16c14egpio56a3egpio96aa10egpio17e14egpio57b3egpio97a

13、b10egpio18b17egpio58e7egpio98aa8egpio19a17egpio59f8egpio99ab8egpio20d15egpio60y15egpio100ab7egpio21c15egpio61v17egpio101ab6egpio22a16egpio62y14egpio102aa6egpio23a15egpio63w15egpio103ab5egpio24b15egpio64y13egpio104ab4egpio25a14egpio65v14egpio105aa4egpio26f13egpio66y12egpio106ab3egpio27e13egpio67w13eg

14、pio107aa3egpio28d13egpio68v16egpio108ab2egpio29c13egpio69w16egpio109y2egpio30b13egpio70y10egpio110w1egpio31a13egpio71v11egpio111w2egpio32a10egpio72y8egpio112u1egpio33c10egpio73w7egpio113v1egpio34a9egpio74y7egpio114t1egpio35a8egpio75w8egpio115u2egpio36d10egpio76t22egpio116r2egpio37e10egpio77w9egpio11

15、7r1egpio38b9egpio78u22egpio118p2egpio39c9egpio79u21egpio119p1時(shí)鐘 ioclk_in1pc12clk_in2pv12clk_in3paa12clk_in1ne12clk_in2nu12clk_in3nab12clk_out1pf7clk_out2pab16clk_out3pb11clk_out1ne6clk_out2ny16clk_out3nc11底板用戶 io 連接器原理圖底板用戶 io 管腳映射核心板信號底板信號核心板信號底板信號核心板信號底板信號用戶普通 ioegpio0egpio31egpio40usb_faddr1egpio

16、80lcd6egpio1egpio30egpio41usb_faddr0egpio81lcd5egpio2egpio28egpio42usb_flagdegpio82lcd4egpio3egpio29egpio43usb_pktendegpio83lcd3egpio4egpio27egpio44ud9egpio84lcd2egpio5egpio26egpio45ud8egpio85lcd1egpio6egpio25egpio46ud11egpio86lcd0egpio7egpio24egpio47ud10egpio87lcd_eegpio8egpio22egpio48ud13egpio88lc

17、d_rwegpio9egpio23egpio49ud12egpio89lcd_rsegpio10egpio21egpio50ud15egpio90pb4egpio11egpio20egpio51ud14egpio91pb5egpio12egpio19egpio52usb_slwr#egpio92pb6egpio13egpio18egpio53usb_slrd#egpio93pb7egpio14egpio17egpio54ud0egpio94pb0egpio15egpio16egpio55ud1egpio95pb1egpio16egpio15egpio56ud2egpio96pb2egpio17

18、egpio14egpio57ud3egpio97pb3egpio18egpio12egpio58sys_rst#egpio98led_an3egpio19egpio13egpio59ud4egpio99led1s1egpio20egpio10egpio60ud6egpio100led1s5egpio21egpio11egpio61ud5egpio101led1s0egpio22egpio8egpio62aic_lrcoutegpio102led_an0egpio23egpio9egpio63aic_doutegpio103led1s4egpio24egpio7egpio64aic_dinegp

19、io104led1s3egpio25egpio6egpio65aic_lrcinegpio105led_an1egpio26egpio5egpio66aic_csegpio106led1s7egpio27egpio4egpio67aic_bclkegpio107led_an2egpio28egpio3egpio68aic_modeegpio108led1s6egpio29egpio2egpio69aic_sdinegpio109led1s2egpio30egpio1egpio70aic_aclkegpio110sw0egpio31egpio0egpio71ps2_msclkegpio111sw

20、1egpio32ud7egpio72ps2_msdataegpio112sw2egpio33usb_flaga#egpio73ps2_kbdataegpio113sw3egpio34usb_flagb#egpio74ps2_kbclkegpio114sw4egpio35usb_flagc#egpio75uart_txegpio115sw5egpio36usb_int0#egpio76uart_tx_extegpio116sw6egpio37usb_int1#egpio77uart_rx_extegpio117sw7egpio38usb_sloeegpio78uart_rxegpio118ir_

21、dataegpio39usb_wu2egpio79lcd7egpio119懸空時(shí)鐘 ioclk_in1pclk_in1pclk_in2p懸空clk_in3pusb_clkoutclk_in1nclk_in1nclk_in2n懸空clk_in3nclk_ext3clk_out1pclk_out1pclk_out2p懸空clk_out3pspclk_out1nclk_out1nclk_out2nusb_ifclkclk_out3n懸空chapter 3 高速同步高速同步sdram原理圖管腳映射信號名稱fpga 管腳信號名稱fpga 管腳地址信號數(shù)據(jù)信號sdram_a0pin_ f1sdram_dq

22、0pin_ e4sdram_a1pin_ f2sdram_dq1pin_ f4sdram_a2pin_ g1sdram_dq2pin_ f3sdram_a3pin_ h1sdram_dq3pin_ g4sdram_a4pin_ h2sdram_dq4pin_ g3sdram_a5pin_ j1sdram_dq5pin_ h3sdram_a6pin_ k1sdram_dq6pin_ h5sdram_a7pin_ k2sdram_dq7pin_ g6sdram_a8pin_ l1sdram_dq8pin_ l3sdram_a9pin_ m2sdram_dq9pin_ m4sdram_a10pin_

23、 e3sdram_dq10pin_ m3sdram_a11pin_ m1sdram_dq11pin_ n3sdram_a12pin_ n1sdram_dq12pin_ n4sdram_dq13pin_ p3sdram_dq14pin_ r4注：sa12只有使用mt48lc16m16 時(shí)有用sdram_dq15pin_ r3控制信號控制信號信號名稱fpga 管腳sdram_dqm0pin_ d3sdram_dqm1pin_ k3sdram_ras#pin_ b1sdram_we#pin_ c1sdram_ba0pin_ d2sdram_ba1pin_ e1sdram_ce#pin_ d1sdra

24、m_ckepin_ h4sdram_clkpin_ j3sdram_cas#pin_ c2xc3s700a/an 使用的是 48lc4m16a2p xc3s1400a 使用的是 48lc16m16a2p chapter 4大容量，快速大容量，快速flash flash電路原路圖管腳映射信號名稱fpga 管腳信號名稱fpga 管腳信號名稱fpga 管腳地址信號ea17pin_ h20控制信號ea0pin_t17ea18pin_ f22flash_ce#pin_ w20ea1pin_t18ea19pin_ f21flash_oe#pin_ w19ea2pin_r19ea20pin_ c22flas

25、h_rw#pin_ aa22ea3pin_p18ea21pin_ c21ea4pin_n22ea22pin_ b22ea5pin_n21ea23pin_ b21ea6pin_n20ea24pin_ g18ea7pin_n19數(shù)據(jù)信號ea8pin_n18ed0pin_ab20ed9pin_p22ea9pin_n17ed1pin_y17ed10pin_p20ea10pin_k22ed2pin_aa17ed11pin_l22ea11pin_j22ed3pin_u13ed12pin_m22ea12pin_j21ed4pin_ab11ed13pin_k18ea13pin_j20ed5pin_y11ed1

26、4pin_k17ea14pin_h22ed6pin_ab9ed15pin_g20ea15pin_g22ed7pin_y9ea16pin_h21ed8pin_r21說明flash 采用的是目前應(yīng)用比較多的 intel 公司的大容量 nor 型 flash 28f128j3, 28f640j3, 28f320j3。最大支持到 32mb x 8bit。其中，ea24 是為了擴(kuò)展32m8bit，ea23 是為了擴(kuò)展 16m8bit，管腳 ea22 是為了接 8m8bit。xc3s700a/an 使用的是 28f640j3xc3s1400a 使用的是 28f128j3chapter 5 高速異步高速異步

27、sram sram原理圖管腳映射地址信號地址信號sram 信號名稱fpga 對應(yīng)管腳號ea0pin_t17ea1pin_t18ea2pin_r19ea3pin_p18ea4pin_n22ea5pin_n21ea6pin_n20ea7pin_n19ea8pin_n18ea9pin_n17ea10pin_k22ea11pin_j22ea12pin_j21ea13pin_j20ea14pin_h22ea15pin_g22ea16pin_h21ea17pin_h20ea18pin_f22ea19pin_f21ea20pin_c22ea21pin_c21ea22pin_b22ea23pin_b21ea2

28、4pin_g18數(shù)據(jù)信號數(shù)據(jù)信號sram 信號名稱fpga 對應(yīng)管腳ed0pin_t3ed1pin_u1ed2pin_u2ed3pin_u3ed4pin_v1ed5pin_v2ed6pin_w1ed7pin_w2ed8pin_r21ed9pin_p22ed10pin_p20ed11pin_l22ed12pin_m22ed13pin_k18ed14pin_k17ed15pin_g20控制信號控制信號sram 信號名稱fpga 對應(yīng)管腳號sram_cepin_t19sram_oepin_r22sram_wepin_r20chapter 6 fpga配置方案配置方案 spartan3a 系列芯片支持

29、多種配置模式，開發(fā)板中采用 xcf、nor flash 和內(nèi)部 spi flash 配置方式，分別是 master serial、master bpi、internal master spi（配置內(nèi)部 flash 為 700an 專用） 。（1）將 sw2 撥碼開關(guān)調(diào)至 m0,m1,m2=000 為 master serial 模式，固件程序會下載到 xcf 系列外部 flash 中（2）將 sw2 撥碼開關(guān)調(diào)至 m0,m1,m2=010 為 master bpi 模式，固件程序會下載到 intel 系列js28f640/128 等外部 nor flash 中（3）將 sw2 撥碼開關(guān)調(diào)至 m

30、0,m1,m2=110 為 internal master spi 模式，固件程序會下載到 fpga內(nèi)部 flash 中（注意：只有 an 系列支持該模式，如本板卡以 xc3s700an 為主芯片的就可以支持）注：sw2 撥到上端即標(biāo)注 on 端為 0，向下為 1。具體操作請看我們的 xilinx 下載視頻教程或?qū)嶒?yàn)指導(dǎo)手冊的下載部分。chapter 7 時(shí)鐘分配時(shí)鐘分配原理圖管腳映射時(shí)鐘源fpga 對應(yīng)管腳50000mhzpin_a11sma 時(shí)鐘座輸入pin_a12sma 時(shí)鐘座輸出pin_b2時(shí)鐘使用 fpga 專用時(shí)鐘接口，板上 fpga 包括一個(gè) 50mhz 主時(shí)鐘輸入，一個(gè) sma

31、時(shí)鐘輸入座。一個(gè) sma 時(shí)鐘輸出座。chapter 8 復(fù)位電路復(fù)位電路采用 imp811 可以產(chǎn)生穩(wěn)定的低電平復(fù)位信號復(fù)位電路原理圖管腳映射信號名稱fpga 對應(yīng)管腳號sys_rst#pin_r18chapter 9 led數(shù)碼管數(shù)碼管開發(fā)板包括8位led數(shù)碼管，均勻分布在fpga上方原理圖管腳映射信號名稱fpga 對應(yīng)管腳號信號名稱fpga 對應(yīng)管腳號ledg0（右）pin_l20ledg4pin_k19ledg1pin_l21ledg5pin_k20 ledg2pin_m20ledg6pin_d20 ledg3pin_m18ledg7（左）pin_l18需要輸入高電平才能點(diǎn)亮 led。

32、 chapter 10 系統(tǒng)電源接口系統(tǒng)電源接口電源接口原理圖板卡工作可以有三種供電模式1.核心板插在底板由底板供電。2.核心板通過 jp1 電源接口單獨(dú)供電。3.usb 接口單獨(dú)為核心板供電（如圖電源接口原理圖，psw1 為是否用 usb 供電的開關(guān)）核心板提供 5v 轉(zhuǎn)3.3v、1.2v。chapter 11 usb 2.0接口接口如果購買的整套開發(fā)板（即核心板加底板） ，那么你將有兩個(gè) usb 接口可以使用！芯片選擇上采用兩片 cypress 公司 cy7c68013 芯片，兩個(gè)芯片只是封裝上的不同，其余使用上都基本一致，核心板 usb 接口原理圖如圖一，fpga 管腳映射見其下表一。底

33、板 usb 接口原理圖如圖二，fpga 管腳映射見其下表二。 核心板 usb 接口 圖一fpga管腳映射 表一數(shù)據(jù)信號數(shù)據(jù)信號信號名稱fpga 對應(yīng)管腳號cy7c18013 管腳名稱fpga 對應(yīng)管腳號ud0pin_u19usb_clkoutpin_ w12ud1pin_l19usb_ifclkpin_ e22ud2pin_t20usb_int0#pin_ u11ud3pin_u20usb_int1#pin_ m5ud4pin_v19usb_sloepin_ p5ud5pin_v20usb_wu2pin_ r5ud6pin_y1usb_faddr0pin_ t4ud7pin_aa1usb_fa

34、ddr1pin_ v4ud8pin_w6usb_pktendpin_ t5ud9pin_w3usb_flagdpin_ u5ud10pin_u4usb_flagc#pin_ v10ud11pin_u3usb_flagb#pin_ w17ud12pin_v3usb_flaga#pin_ v15ud13pin_w18usb_slwr#pin_ g19ud14pin_t3usb_slrd#pin_ d22ud15pin_y18usb_reset#pin_f18usb底板接口 圖二fpga管腳映射 表二數(shù)據(jù)信號數(shù)據(jù)信號信號名稱fpga 對應(yīng)管腳號cy7c18013 管腳名稱fpga 對應(yīng)管腳號ud0p

35、in_c5usb_clkoutpin_aa12ud1pin_d5usb_ifclkpin_y16ud2pin_a3usb_int0#pin_d10ud3pin_b3usb_int1#pin_e10ud4pin_f8usb_sloepin_b9ud5pin_v17usb_wu2pin_c9ud6pin_y15usb_faddr0pin_c8ud7pin_a10usb_faddr1pin_b8ud8pin_c7usb_pktendpin_a6ud9pin_d7usb_flagdpin_a7ud10pin_a5usb_flagc#pin_a8ud11pin_b6usb_flagb#pin_a9ud1

36、2pin_d6usb_flaga#pin_c10ud13pin_c6usb_slwr#pin_a4ud14pin_d8usb_slrd#pin_b4ud15pin_e9芯片介紹cypress semiconductor 公司的 ezusb fx2 是世界上第一款集成 usb2.0 的微處理器，它集成了 usb2.0 收發(fā)器、sie（串行接口引擎）、增強(qiáng)的 8051 微控制器和可編程的外圍接口。fx2 這種獨(dú)創(chuàng)性結(jié)構(gòu)可使數(shù)據(jù)傳輸率達(dá)到 56mbytes/s，即 usb2.0 允許的最大帶寬。在 fx2 中，智能 sie 可以硬件處理許多 usb1.1 和 usb2.0 協(xié)議，從而減少了開發(fā)時(shí)間和

37、確保了 usb 的兼容性。gpif（general programmable interface）和主/從端點(diǎn) fifo（8 位或 16 位數(shù)據(jù)總線）為 ata、utopia、epp、pcmcia 和 dsp 等提供了簡單和無縫連接接口。cy7c68013 集成了以下特性： usb2.0 收發(fā)器、sie（串行接口引擎）和增強(qiáng)性 8051 微處理器； 軟件運(yùn)行：8051 程序從內(nèi)部 ram 開始運(yùn)行，可以借助下列幾種方式進(jìn)行程序裝載：（1） 通過 usb 下載；（2） 從 eeprom 中裝載；（3） 通過外部存儲器設(shè)備。 四個(gè)可編程 bulk/interrupt/isochronous 端點(diǎn)；

38、可選雙、三和四緩沖 8 位或 16 位外部數(shù)據(jù)接口 通用可編程接口（gpif）（1） 可以直接連接到并口，8 位和 16 位；（2） 可編程波形描述符和配置寄存器；（3） 支持多個(gè) ready 輸入和 control 輸出。 集成標(biāo)準(zhǔn) 8051 內(nèi)核，且具有下列增強(qiáng)特性：（1） 可以達(dá)到 48mhz 時(shí)鐘；（2） 每條指令占四個(gè)時(shí)鐘周期；（3） 兩個(gè) usarts；（4） 三個(gè)定時(shí)/計(jì)數(shù)器；（5） 擴(kuò)展的中斷系統(tǒng)；（6） 兩個(gè)數(shù)據(jù)指針。 3.3v 電源系統(tǒng)； 智能串行引擎（sie）； 矢量 usb 中斷； 獨(dú)立的數(shù)據(jù)緩沖區(qū)供 setup 和 data 包控制傳輸； 集成 i2c 控制器，運(yùn)行速

39、度可達(dá) 100 或 400khz； 四個(gè) fifo，可與 asic 和 dsp 等無縫連接； 專門的 fifo 和 gpif 自動矢量中斷； 可用于 dsl modems、ata 接口、相機(jī)、home pna、wlan、mp3 播放器、網(wǎng)絡(luò)等。usbusb 啟動方式和枚舉啟動方式和枚舉上電時(shí)，內(nèi)部邏輯會檢查連接到 i2c 總線上的 eeprom 中的第一個(gè)字節(jié)（0 xc0 或0 xc2）。如果是 0 xc0，就會使用 eeprom 中的 vid/pid/did 來替代內(nèi)部存儲值；如果是0 xc2，內(nèi)部邏輯就會把 eeprom 中的內(nèi)容裝入到內(nèi)部 ram 中；如果沒有檢查到eeprom，fx2

40、就會使用內(nèi)部存儲的描述符來枚舉。fx2 缺省的 vid/pid/did 是 0 x04b4/ 0 x8613/ 0 xxxyy。當(dāng)首次插入 usb 時(shí)，fx2 通過 usb 電纜會自動枚舉且下載固件和 usb 描述符表；接下來，fx2 再次枚舉，這次主要通過下載的信息來定義設(shè)備。這兩個(gè)步驟就叫做重枚舉，當(dāng)設(shè)備插入時(shí)它們就立即執(zhí)行。程序程序/ /數(shù)據(jù)存儲器數(shù)據(jù)存儲器內(nèi)部數(shù)據(jù) ram如圖所示，fx2 的內(nèi)部數(shù)據(jù) ram 被分成三個(gè)不同的區(qū)域：低（low）128、高（upper）128 和特殊功能寄存器（sfr）空間。低 128 和高 128 是通用 ram，sfr 包括fx2 控制和狀態(tài)寄存器。外

41、部程序存儲器和數(shù)據(jù)存儲器fx2 有 8k 片上 ram，位于 0 x00000 x1fff；512 字節(jié) scratch ram，位于0 xe0000 xe1ff。盡管 scratch ram 從物理上來說位于片內(nèi)，但是通過固件可以把它作為外部 ram 一樣來尋址。fx2 保留 7.5k（0 xe2000 xffff）數(shù)據(jù)地址空間作為控制/狀態(tài)寄存器和端點(diǎn)緩沖器。注意：只有數(shù)據(jù)內(nèi)存空間保留，而程序內(nèi)存（0 xe0000 xffff）并不保留。端點(diǎn)緩沖區(qū)端點(diǎn)緩沖區(qū)fx2 包含 3 個(gè) 64 字節(jié)端點(diǎn)緩沖區(qū)和 4k 可配置成不同方式的緩沖，其中 3 個(gè) 64 字節(jié)的緩沖區(qū)為 ep0、ep1in 和

42、 ep1out。ep0 作為控制端點(diǎn)用，它是一個(gè)雙向端點(diǎn)，既可為 in 也可為 out。當(dāng)需要控制傳輸數(shù)據(jù)時(shí)，fx2 固件讀寫 ep0 緩沖區(qū)，但是 8 個(gè) setup字節(jié)數(shù)據(jù)不會出現(xiàn)在這 64 字節(jié) ep0 端點(diǎn)緩沖區(qū)中。ep1in 和 ep1out 使用獨(dú)立的 64 字節(jié)緩沖區(qū)，fx2 固件可配置這些端點(diǎn)為 bulk、interrupt 或 isochronous 傳輸方式，這兩個(gè)端點(diǎn)和 ep0 一樣只能被固件訪問。這一點(diǎn)與大端點(diǎn)緩沖區(qū) ep2、ep4、ep6 和 ep8不同，這四個(gè)端點(diǎn)緩沖區(qū)主要用來和片上或片外進(jìn)行高帶寬數(shù)據(jù)傳輸而無需固件的參與。ep2、ep4、ep6 和 ep8 是高帶

43、寬、大緩沖區(qū)。它們可被配置成不同的方式來適應(yīng)帶寬的需求。外部外部 fifofifo 接口接口ep2、ep4、ep6 和 ep8 大端點(diǎn)緩沖區(qū)主要用來進(jìn)行高速（480mbits/s）數(shù)據(jù)傳輸，可以通過 fifo 數(shù)據(jù)接口與外部 asic 和 dsp 等處理器無縫連接來實(shí)現(xiàn)高速數(shù)據(jù)傳輸。它具有通用接口：slave（從）fifo（外部主）或 gpif（內(nèi)部主）、同步或異步時(shí)鐘、內(nèi)部或外部時(shí)鐘等。圖 3、圖 4 分別為 fx2 fifo 處在“slave fifo”模式和“gpif master”模式。中斷資源中斷資源fx2 的中斷結(jié)構(gòu)是在一個(gè)標(biāo)準(zhǔn) 8051 單片機(jī)的基礎(chǔ)上增強(qiáng)和擴(kuò)展了部分中斷資源，中

44、斷資源如表 1 所示：表表 1 1 fx2fx2 中斷中斷fx2 中斷中斷來源中斷向量優(yōu)先級ie0int0 pin0 x00031tf0timer0 overflow0 x000b2ie1int1 pin0 x00133tf1timer1 overflow0 x001b4ri_0 & ti_0usart0 rx & tx0 x00235tf2timer2 overflow0 x002b6resumewakeup/wu2 pin0 x00330ri_1 & ti_1usart1 rx & tx0 x003b7usbintusb0 x00438i2cinti2c bus0 x004b9ie4gpi

45、f/fifos/int4 pin0 x005310ie5int5 pin0 x005b11ie6int6 pin0 x006312其中 27 個(gè) usb 請求共享 usb 中斷，14 個(gè) fifo/gpif 源共享 int4。芯片的詳細(xì)介紹與使用說明見芯片用戶手冊chapter 12 320aic23音頻編碼芯片音頻編碼芯片fpga 管腳映射電路原理圖開發(fā)板對應(yīng)信號fpga 對應(yīng)管腳aic_sdinpin_w16aic_aclkpin_y10aic_modepin_v16aic_dinpin_y13aic_lrcinpin_v14aic_lrcoutpin_y14aic_bclkpin_w13

46、aic_cspin_y12aic_doutpin_w15該芯片主要有如下特性:.是一種高性能的立體聲編解碼器;.通過軟件控制能與ti的mcbsp相兼容;.音頻數(shù)據(jù)可以通過與ti mcbsp相兼容的可編程音頻接口輸人輸出;.內(nèi)部集成了駐極體話筒的偏置電壓和緩沖器;.帶有立體聲線路輸人;.具有模數(shù)轉(zhuǎn)換器的多種輸人(立體聲線路輸入和麥克風(fēng)輸人);.具有立體聲線路輸出;.內(nèi)含靜音功能的模擬音量控制功能;.帶有高效率線性耳機(jī)放大器;.在總的軟件控制下，電源可彈性管理;.采用工業(yè)級最小封裝;.適合于可移動固態(tài)音頻播放器錄音器。tlv320aic23 的使用1控制接口控制接口tlv320aic23有許多可編

47、程特性?？赏ㄟ^控制接日來編輯該器件的控制寄存器，而且能夠編譯spl,12c兩種規(guī)格的接口見表1)。該器件的模式終端狀態(tài)決定了控制接口的形式。這個(gè)模式管腳必須連接到需要的電平。2控制寄存器的使用控制寄存器的使用tlv320aic23用表2所列的寄存器來控制芯片的工作模式。設(shè)計(jì)時(shí)，可以通過數(shù)據(jù)的串行傳輸來控制tlv320aic23。這串?dāng)?shù)據(jù)的前半部分用于控制寄存器的地址，接下來的部分對應(yīng)于該寄存器所要寫入的值。對于這種串行傳輸?shù)目刂茢?shù)據(jù)，可以分為兩個(gè)8bit進(jìn)行處理spi和pc接口控制mode接口0i2c1spi寄存器控制模式地址寄存器0000000左輸入聲道音量控制0000001右輸入聲道音量控

48、制0000010耳機(jī)左入聲道音量控制0000011耳機(jī)右入聲道音量控制0000100模擬音頻路徑控制0000101數(shù)字音頻路徑控制0000110電源控制0000111數(shù)字音頻接口格式0001000采樣率控制0001001數(shù)字接口激活0001111復(fù)位寄存器具體使用方法請參考芯片手冊chapter 13撥碼開關(guān)按鍵開關(guān)撥碼開關(guān)按鍵開關(guān)撥碼開關(guān)開發(fā)板上有 8 位撥碼開關(guān), 如下圖所示。 撥碼開關(guān)、按鍵開關(guān)原理圖 開關(guān)位于開發(fā)板的左下部。 撥碼開關(guān)名稱為 sw0-sw7. 左側(cè)的是 sw0，右側(cè)的是sw7。如下表所示連接到 fpga 相應(yīng)有戶自定義管腳。 撥碼開關(guān)管腳映射信號名稱fpga pin信號

49、名稱fpga pinsw0（左）pin_w1sw4pin_t1sw1pin_w2sw5pin_u2sw2pin_u1sw6pin_r2sw3pin_v1sw7（右）pin_r1當(dāng)撥碼當(dāng)開關(guān)撥到 on（開）時(shí)，sw 信號為低電平. 4.7k 用來做上拉。按鍵開關(guān)管腳映射信號名稱fpga pin信號名稱fpga pinpb0（左下）pin_y5pb 4pin_aa15pb 1pin_y6pb 5pin_ab15pb 2pin_aa10pb 6pin_ab13pb 3pin_ab10pb 7（右上）pin_aa14chapter 14 七段數(shù)碼管七段數(shù)碼管7 段數(shù)碼顯示器與 fpga 用戶自定義 i

50、/o 相連,由下圖所示. 所有顯示管公用一組數(shù)據(jù)線，但是每個(gè)數(shù)碼管有獨(dú)立的使能端. fpga 的管腳映射見下表.當(dāng)使能端為低電平時(shí)可以點(diǎn)亮相應(yīng)的數(shù)碼管. 以下圖為例：最左邊的數(shù)碼管顯示“2”，左側(cè)的藍(lán)色數(shù)字為數(shù)據(jù)輸輸入值使能端 an0 為低電平。不同的 a 到 g 的數(shù)據(jù)組合可以顯示不同的數(shù)字，比如若 a 信號是高電平則相應(yīng)的 a 管點(diǎn)亮，使能端為高電平是可以關(guān)閉數(shù)碼管.電路原理圖見下圖。七段數(shù)碼顯示器原理圖：由于加上了三極管，所以當(dāng) led_s0 輸入高電平時(shí)三極管導(dǎo)通，發(fā)射極為低電平，點(diǎn)亮相應(yīng)的數(shù)碼管。七段數(shù)碼顯示器電路原理圖 (使能端高電平點(diǎn)亮)管腳映射信號名稱fpga pin信號名稱f

51、pga pin信號名稱fpga pin數(shù)據(jù)線使能端led1s0pin_ab6led1s4pin_ab5led_an0pin_aa6led1s1pin_ab8led1s5pin_ab7led_an1pin_aa4led1s2pin_y2led1s6pin_ab2led_an2pin_aa3led1s3pin_ab4led1s7pin_ab3led_an3pin_aa8七段數(shù)碼管譯碼器真值表因?yàn)轱@示器的 4 位數(shù)據(jù)端是公用的，所以若要顯示 4 位不同的數(shù)字就要用時(shí)序電路控制，在每個(gè)周期只點(diǎn)亮一個(gè)數(shù)碼管，用 100khz 左右的時(shí)鐘就可以利用人眼的視覺暫留效應(yīng)，看起來就像 4 位數(shù)碼管同時(shí)點(diǎn)亮一樣。

52、這樣顯示得好處是節(jié)省了 20 多個(gè) i/o資源。如圖 2-3 所示掃描顯示四位數(shù)字chapter 15 ps/2 鼠標(biāo)（鍵盤）接口鼠標(biāo)（鍵盤）接口開發(fā)板的鼠標(biāo)/鍵盤接口采用標(biāo)準(zhǔn)的 6-針 mini-din 接口, 電路原理圖見下圖，接口信號定義圖見下圖，只有 1 管腳與 5 管腳連接到 fpga 的用戶自定義管腳上。如下表為鍵盤鼠標(biāo)信號線與 fpga 的的管腳映射圖。ps/2 電路原理圖現(xiàn)在一般用 3.3v 的鍵盤鼠標(biāo)，也有一些 5v 的鼠標(biāo)鍵盤已經(jīng)不常見了。ps/2 din 物理接口ps/2 鍵盤鼠標(biāo)信號線與 fpga 的的管腳映射圖信號名稱fpga pinps2_kbclkpin_y7ps

53、2_kbdatapin_ w7ps2_msclkpin_v11ps2_msdatapin_y8pc 的鼠標(biāo)鍵盤都使用 2 個(gè)信號線與逐句進(jìn)行通信, 開發(fā)板也是這樣. ps/2 總線包括時(shí)鐘和數(shù)據(jù)線，數(shù)據(jù)線都使用 11-bit 的串行信號包括：起始位、8 個(gè)數(shù)據(jù)位、奇偶校驗(yàn)位、結(jié)束位. 但是鍵盤和鼠標(biāo)所發(fā)送的數(shù)據(jù)包是不一樣的. 時(shí)序圖見下表 and 下 圖 。 只有當(dāng)有數(shù)據(jù)傳輸時(shí)總線上才有信號, 其他情況總線鎖在高電平上. 如下圖所示, 當(dāng)時(shí)鐘電平為高時(shí)設(shè)備向總線寫入數(shù)據(jù),當(dāng)時(shí)鐘線為低電平時(shí)主機(jī)接收信號。ps/2 總線時(shí)序ps/2 總線時(shí)序波形鍵盤鍵盤的處理器花費(fèi)很多的時(shí)間來掃描或監(jiān)視按鍵矩陣。

54、如果它發(fā)現(xiàn)有鍵被按下釋放或按住鍵盤將發(fā)送掃描碼的信息包到計(jì)算機(jī)，掃描碼有兩種不同的類型：“通碼”和“斷碼”。當(dāng)一個(gè)鍵被按下或按住就發(fā)送“通碼”，當(dāng)一個(gè)鍵被釋放就發(fā)送“斷碼”。每個(gè)按鍵被分配了唯一的“通碼”和“斷碼”，這樣，主機(jī)通過查找唯一的掃描碼就可以測定是哪個(gè)按鍵。每個(gè)鍵一整套的通斷碼組成了掃描碼集。下圖包含了鍵盤上面大部分按鍵的掃描碼：ps/2 鍵盤掃描碼當(dāng)按鍵被釋放以后，鍵盤回在掃描碼前面加上一個(gè)“f0”作為按鍵松開信號，同時(shí)有的按鍵是 extended 按鍵，要在他們的掃描碼前面加上一個(gè)“e0”作為開頭，這樣這種按鍵松起以后將在掃描碼前面附加上“e0f0” 。下面我們來了解信號是如何從

55、鍵盤輸入通過 ps/2 端口的數(shù)據(jù)線輸入的。首先鍵盤要檢測數(shù)據(jù)線和時(shí)鐘線是否都為高，只有它們都處在高的狀態(tài)才可以寫數(shù)據(jù)。從鍵盤發(fā)送到主機(jī)的數(shù)據(jù)在時(shí)鐘信號的下降沿（當(dāng)時(shí)鐘從高變到低）的時(shí)候被讀取。鍵盤主要使用一種每貞包含 11 位的串行協(xié)議：第一位是起始位，始終為“0” ；接下來是八位數(shù)據(jù)位，排列順序是由低到高；再后面是奇偶校驗(yàn)位；最后是結(jié)束位，始終為“1” 。 ps/2 接口時(shí)序圖 讀數(shù)據(jù)的具體過程為：1) 等待 clock = high2) 延時(shí) 50 微秒3) clocks 仍舊為 high?no到第1 步4) data 是否為 high ？no放棄 (并且從主機(jī)讀取字節(jié))5) 延遲 20

56、 毫秒 (=40 微秒 to the time clock is pulled low in sending the start bit.)6) 輸出起始位 (0) 在發(fā)送所有這些位的每一位后7) 輸出 8 個(gè)數(shù)據(jù)位 測試時(shí)鐘確認(rèn)主機(jī)是否把它拉低了8) 輸出校驗(yàn)位 / 這說明主機(jī)要放棄這次傳送9) 輸出停止位 (1)10) 延遲30 毫秒 (=50 微秒 from the time clock is released in sending the stop bit)按如下的過程發(fā)送單個(gè)位1) 設(shè)置/復(fù)位數(shù)據(jù)2) 延遲20 微秒3) 把時(shí)鐘拉低4) 延遲40 微秒5) 釋放時(shí)鐘6) 延遲20 微

57、秒鼠標(biāo)當(dāng)鼠標(biāo)產(chǎn)生位移時(shí)，每次向主機(jī)發(fā)送 3 個(gè) 11-bit 的數(shù)據(jù)位. 以起始位 0 開始, 8 個(gè)數(shù)據(jù)位(lsb first), 奇偶校驗(yàn)位, 終止位 1。總共發(fā)送 33-bit,第 0, 11, 22 是0 為起始位；第 10,21,32 位是1為停止位，見圖 5-6。和鍵盤時(shí)序一樣在時(shí)鐘下降沿時(shí)讀入數(shù)據(jù), 時(shí)鐘周期 20 - 30 khz.ps/2 mouse transaction如圖 5-7 所示,當(dāng)鼠標(biāo)向右移產(chǎn)生一個(gè)正值數(shù)據(jù),反之產(chǎn)生一個(gè)負(fù)值數(shù)據(jù).y 軸的變化同理. 狀態(tài)數(shù)據(jù)包中的 xs 與 ys 標(biāo)志著移動方向的正負(fù)用1表示負(fù)值.狀態(tài)數(shù)據(jù)中的xv 與 yv 表示當(dāng) x 軸或 y

58、 軸超過最大值時(shí)數(shù)據(jù)溢出，1表示數(shù)據(jù)溢出。當(dāng)鼠標(biāo)連續(xù)移動時(shí)每隔 50ms 發(fā)送一次 33bit 的數(shù)據(jù)鼠標(biāo)用相對坐標(biāo)變換定位狀態(tài)數(shù)據(jù)中的 l 和 r 鼠標(biāo)的左、右鍵按下. 1表示右鍵按下。chapter 16 rs-232 串口串口開發(fā)板包括兩個(gè) rs-232 接口，可以同時(shí)分別發(fā)送或接收數(shù)據(jù)。使用標(biāo)準(zhǔn) db9 接口管腳定義見下圖。接口電器圖見下圖?？梢灾苯佑么陔娎|與個(gè)人電腦或終端相連。從口采用標(biāo)準(zhǔn) 2.54mm3-pin 插口。db9 接口電氣圖db9 接口電路原理圖上圖表示了 rs-232 接口與 fpga 之間的連接關(guān)系, 它們之間包括了一個(gè) sp3232 電壓轉(zhuǎn)換芯片,sp3232

59、如圖所示，把串口發(fā)送或接收的數(shù)據(jù)轉(zhuǎn)換成 ttl 電平。串接在 rxd信號線的電阻用來防止意外的邏輯混亂. fpga 的管腳影射見下表 fpga 與串口芯片連接的管腳影射信號名稱fpga 對應(yīng)管腳號uart_txpin_w8uart_rxpin_u22uart_tx_extpin_t22uart_rx_extpin_w9當(dāng)傳送數(shù)據(jù)時(shí)，相應(yīng)的 led 會閃亮，表示正在發(fā)送或接收數(shù)據(jù)。串行通信標(biāo)準(zhǔn)所謂“串行通信”是指外設(shè)和計(jì)算機(jī)間使用一根數(shù)據(jù)信號線(另外需要地線,可能還需要控制線),數(shù)據(jù)在一根數(shù)據(jù)信號線上一位一位地進(jìn)行傳輸，每一位數(shù)據(jù)都占據(jù)一個(gè)固定的時(shí)間長度。如下圖 6-3 所示。圖 6-3 串行數(shù)

60、據(jù)楨格式這種通信方式使用的數(shù)據(jù)線少，在遠(yuǎn)距離通信中可以節(jié)約通信成本，當(dāng)然，其傳輸速度比并行傳輸慢。由于 cpu（fpga 就相當(dāng)是一個(gè) cpu）與接口之間按并行方式傳輸，接口與外設(shè)之間按串行方式傳輸，因此，在串行接口中，必須要有“接收移位寄存器”（串并）和“發(fā)送移位寄存器”（并串）。典型的串行通信接口的結(jié)構(gòu)如下圖 6-4 所示。串行設(shè)備結(jié)構(gòu)圖在數(shù)據(jù)輸入過程中，數(shù)據(jù) 1 位 1 位地從外設(shè)進(jìn)入接口的“接收移位寄存器” ，當(dāng)“接收移位寄存器”中已接收完 1 個(gè)字符的各位后，數(shù)據(jù)就從“接收移位寄存器”進(jìn)入“數(shù)據(jù)輸入寄存器” 。cpu 從“數(shù)據(jù)輸入寄存器”中讀取接收到的字符。 （并行讀取，即 d7d0