微處理器結(jié)構(gòu)及基本工作原理(3)

1、第二章第二章 8086/8088微處理器及其結(jié)構(gòu)微處理器及其結(jié)構(gòu)l8086/8088內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu) l存儲器結(jié)構(gòu)存儲器結(jié)構(gòu) l8086/8088CPU引腳及功能引腳及功能 l8086/8088系統(tǒng)配置系統(tǒng)配置 l8086/8088CPU內(nèi)部時序內(nèi)部時序 重點(diǎn)重點(diǎn) ： 8086CPU的組成及的組成及各部分的作用，各部分的作用，8086存儲器存儲器的分段、物理地址的形成的分段、物理地址的形成 ，8086工作時序，堆棧的概念工作時序，堆棧的概念難點(diǎn)：難點(diǎn)：8086工作時序、工作時序、 物理地址的形成物理地址的形成1.8086/8088 CPU主要性能l字長字長 ：16位位/準(zhǔn)準(zhǔn)16位位l時鐘頻率：

2、時鐘頻率：5MHzl數(shù)據(jù)總線、地址總線復(fù)用數(shù)據(jù)總線、地址總線復(fù)用l內(nèi)存容量內(nèi)存容量 ：20位地址總線，位地址總線，1MB存儲空間存儲空間l端口地址：端口地址：16位位I/O地址總線，地址總線，64KB個端口個端口l中斷功能：內(nèi)部軟件中斷，外部硬件中斷，中斷功能：內(nèi)部軟件中斷，外部硬件中斷， 可管理可管理256個中斷源個中斷源l兩種工作模式兩種工作模式 ：支持單片：支持單片CPU或多片或多片CPU 系統(tǒng)工作系統(tǒng)工作 8086/8088CPU性能指標(biāo)性能指標(biāo) 8086：是是INTEL系列系列16位微處理器，采用位微處理器，采用HMOS（高密（高密度金屬氧化物半導(dǎo)體）技術(shù)，集成度為度金屬氧化物半導(dǎo)體

3、）技術(shù)，集成度為29000個管片。個管片。數(shù)據(jù)總線：數(shù)據(jù)總線：16位位地址總線：地址總線：20位，可直接尋址的地址空間為位，可直接尋址的地址空間為 1M字節(jié)。字節(jié)。 8088：準(zhǔn)準(zhǔn)16位機(jī)，位機(jī)，CPU內(nèi)部數(shù)據(jù)總路線為內(nèi)部數(shù)據(jù)總路線為16位，外部位，外部8位，位，20位地址總線，推出位地址總線，推出8088的目的是為了向下兼容以的目的是為了向下兼容以前的前的8位微型機(jī)。位微型機(jī)。2. 8086/8088內(nèi)部結(jié)構(gòu) 內(nèi)內(nèi) 部部 結(jié)結(jié) 構(gòu)構(gòu) l8086CPU結(jié)構(gòu)框圖及分析結(jié)構(gòu)框圖及分析 l8086CPU內(nèi)部寄存器內(nèi)部寄存器 l指令執(zhí)行單元指令執(zhí)行單元EU l總線接口單元總線接口單元BIU l8088

4、CPU的指令流水線的指令流水線 l通用寄存器通用寄存器 l段寄存器段寄存器 l標(biāo)志寄存器標(biāo)志寄存器 l指令指針寄存器指令指針寄存器 2.1 8086CPU工作方式工作方式 微處微處 理器理器 堆棧段堆棧段 存儲存儲 器接器接 口電口電 路路 存存儲儲器器附加段附加段 數(shù)據(jù)段數(shù)據(jù)段 代碼段代碼段 代碼段代碼段1 00000HFFFFFH2.2 8086CPU內(nèi)部結(jié)構(gòu)框架內(nèi)部結(jié)構(gòu)框架 ALUTMPTMP標(biāo)志寄存器標(biāo)志寄存器FR控制單元EU通用寄存器161616指令隊(duì)列緩沖器總線控制邏輯通信寄存器CSESSSDSIP地址產(chǎn)生器BIU16816202.2 8086CPU內(nèi)部結(jié)構(gòu)框架內(nèi)部結(jié)構(gòu)框架 ALU

5、TMPTMP標(biāo)志寄存器標(biāo)志寄存器FR控制單元EU通用寄存器161616指令隊(duì)列緩沖器總線控制邏輯通信寄存器CSESSSDSIP地址產(chǎn)生器BIU1681620 執(zhí)行部件執(zhí)行部件EU的作用：負(fù)責(zé)的作用：負(fù)責(zé)執(zhí)行指令、形成有效地址執(zhí)行指令、形成有效地址EA。EU 包括四部分：包括四部分：運(yùn)算器運(yùn)算器ALU+TEMP 標(biāo)志寄存器標(biāo)志寄存器 控制單元控制單元 通用寄存器通用寄存器 2.2 8086CPU內(nèi)部結(jié)構(gòu)框架內(nèi)部結(jié)構(gòu)框架 ALUTMPTMP標(biāo)志寄存器標(biāo)志寄存器FR控制單元EU通用寄存器161616指令隊(duì)列緩沖器總線控制邏輯通信寄存器CSESSSDSIP地址產(chǎn)生器BIU1681620 總線接口部件總

6、線接口部件BIU的作用是的作用是預(yù)取指令、形成實(shí)際地址預(yù)取指令、形成實(shí)際地址PA、輸入輸出數(shù)據(jù)。輸入輸出數(shù)據(jù)。BIU主要由五部主要由五部分組成：分組成：指令隊(duì)列緩沖器指令隊(duì)列緩沖器 總線控制邏輯總線控制邏輯 段寄存器段寄存器 指令指針寄存器指令指針寄存器 地址產(chǎn)生器地址產(chǎn)生器 l總線利用率高。總線利用率高。串行結(jié)構(gòu)：取指令串行結(jié)構(gòu)：取指令取操作數(shù)取操作數(shù)執(zhí)行指令執(zhí)行指令存放結(jié)果存放結(jié)果 lCPU利用率高，計(jì)算速度快。利用率高，計(jì)算速度快。l兩部分的動作管理遵循以下原則。兩部分的動作管理遵循以下原則。1.每當(dāng)每當(dāng)8086的指令隊(duì)列中有的指令隊(duì)列中有2個空字節(jié)，個空字節(jié)，BIU就會自動把指令就會自

7、動把指令取到指令隊(duì)列中取到指令隊(duì)列中；2.同時同時EU從指令隊(duì)列中取出一條指令并分析、執(zhí)行指令；從指令隊(duì)列中取出一條指令并分析、執(zhí)行指令；3.當(dāng)指令隊(duì)列已滿而當(dāng)指令隊(duì)列已滿而EU對對BIU又無總線訪問請求時，又無總線訪問請求時，BIU進(jìn)入進(jìn)入空閑狀態(tài)；空閑狀態(tài)；4.在執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時，指令隊(duì)列中原有內(nèi)容被自在執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時，指令隊(duì)列中原有內(nèi)容被自動清除。動清除。 微處理器結(jié)構(gòu)分析微處理器結(jié)構(gòu)分析 2.3 8088CPU內(nèi)部結(jié)構(gòu)框架內(nèi)部結(jié)構(gòu)框架 l指令隊(duì)列長度僅有指令隊(duì)列長度僅有4個字節(jié)，隊(duì)列中出現(xiàn)個字節(jié)，隊(duì)列中出現(xiàn)1個個 空閑字節(jié)，空閑字節(jié)，BIU就會自動訪問存儲器，取新

8、的就會自動訪問存儲器，取新的 指令。指令。lBIU通過總線控制電路與外部交換數(shù)據(jù)的數(shù)據(jù)通過總線控制電路與外部交換數(shù)據(jù)的數(shù)據(jù) 總線寬度是總線寬度是8位，總線控制電路與專用寄存器位，總線控制電路與專用寄存器 之間的數(shù)據(jù)總線寬度也是之間的數(shù)據(jù)總線寬度也是8位。位。2.3 8088CPU內(nèi)部結(jié)構(gòu)框架內(nèi)部結(jié)構(gòu)框架 2.4 寄存器通用寄存器寄存器通用寄存器 四個四個16位通用寄存器、兩個變址寄位通用寄存器、兩個變址寄存器、兩個指針寄存器。存器、兩個指針寄存器。 AX：累加器（：累加器（Accumulator） BX：基址寄存器（：基址寄存器（Base Index） CX：計(jì)數(shù)寄存器（：計(jì)數(shù)寄存器（Coun

9、t Index） DX：數(shù)據(jù)寄存器（：數(shù)據(jù)寄存器（Data Index） SI：源變址寄存器（：源變址寄存器（Source Index） DI：目標(biāo)寄存器（：目標(biāo)寄存器（Destination Index） SP：堆棧指針（：堆棧指針（Stack Pointer） BP：基址指針（：基址指針（Base Pointer） AXBXCXDX0158 7ALAHBLBHCLCHDLDHSIDISPBP在某些指令中規(guī)定了某些通用寄存器的專門用法， 這樣可以縮短指令代碼長度；或使這些寄存器的使用具有隱含的性質(zhì)， 以簡化指令的書寫形式（即在指令中不必寫出使用的寄存器名稱）。 通用寄存器的隱含用法如左表所示

10、。2.4 寄存器控制寄存器寄存器控制寄存器 指令指針寄存器IP：16位的寄存器，存放BIU要取的下一條指令的偏移地址。 標(biāo)致寄存器FR：FR中的含6個狀態(tài)標(biāo)志位，3個控制標(biāo)志位。狀態(tài)標(biāo)志位用來反映EU執(zhí)行算術(shù)運(yùn)算和邏輯運(yùn)算以后的結(jié)果特征；控制標(biāo)志位用來控制微處理器的工作方式或工作狀態(tài)。2.4 寄存器標(biāo)志寄存器寄存器標(biāo)志寄存器FR OF DF IF TF SF ZF AF PF CF 15870狀態(tài)狀態(tài)標(biāo)志位標(biāo)志位 CF進(jìn)位標(biāo)志進(jìn)位標(biāo)志,CF=1,有進(jìn)有進(jìn)(借借)位位(算術(shù)）。算術(shù)）。 PF奇偶標(biāo)志，含奇偶標(biāo)志，含1個數(shù)為偶數(shù)，個數(shù)為偶數(shù)，PF=1。 AF輔助進(jìn)位位，輔助進(jìn)位位， D3向向D4有

11、進(jìn)借位，有進(jìn)借位，AF=1。 OF溢出標(biāo)志，溢出標(biāo)志，OF=CF + CD。OF=1，有溢出。，有溢出。 SF符號標(biāo)志，符號標(biāo)志，SF=1，D7（D15）=1。 零標(biāo)志，零標(biāo)志，ZF=1，結(jié)果為零。，結(jié)果為零。 控制位控制位 IF中斷允許標(biāo)志，中斷允許標(biāo)志，IF=1，允許，允許CPU響應(yīng)響應(yīng)外設(shè)通過可屏蔽中斷請求線提出的中斷外設(shè)通過可屏蔽中斷請求線提出的中斷DF 方向標(biāo)志，串，方向標(biāo)志，串，DF=1，減址，減址 TF跟蹤標(biāo)志，跟蹤標(biāo)志，TF=1，CPU進(jìn)入單步運(yùn)行狀態(tài)。進(jìn)入單步運(yùn)行狀態(tài)。 標(biāo)志OFDFIFSFZFAFPFCFOVDNEINGZRACPECYNVUPDIPLNZNAPONC為1的

12、符號為0的符號標(biāo)志寄存器中的狀態(tài)標(biāo)志的狀態(tài)表示符號CF= 1 PF= 1 AF= 0 OF= 0 SF= 0 ZF= 0 無符號數(shù)相加無符號數(shù)相加 211 105 316 + - 45 + 105+ 60 + 11010011+ 0110100100111100 11 11 11010011+ 0110100100111100 11 11 有符號數(shù)相加有符號數(shù)相加 2.4 寄存器段寄存器寄存器段寄存器 0 0A A000 0000 1001 0001 1100 0100 1101 0101 1010 0010 1011 0011 1110 0110 1111 0111 1十六進(jìn)制數(shù)十六進(jìn)制數(shù)0

13、H1H2H3H4H5H6H7H8H9HAHBHCHDHEHFH0HFH 地址地址 譯碼譯碼 電路電路 0 0A A1 1A A2 2A A3 3A ADB8086微處理器的地微處理器的地址總線為址總線為20根，則根，則其尋址空間為：其尋址空間為：20202=1MB2=1MB00000HFFFFFH2.4 寄存器段寄存器寄存器段寄存器 矛盾：矛盾：外部地址總線為外部地址總線為20根，內(nèi)部能夠提供的數(shù)據(jù)為根，內(nèi)部能夠提供的數(shù)據(jù)為16位。位。 邏輯段邏輯段1 邏輯段邏輯段2 邏輯段邏輯段3 l因?yàn)橐驗(yàn)?6位地址最多可以訪問位地址最多可以訪問64K的存儲空的存儲空間，所以每個分段的最大空間為間，所以每

14、個分段的最大空間為64K。 段起段起始地始地址址l物理地址：存儲器中實(shí)實(shí)在在存在的一個物理地址：存儲器中實(shí)實(shí)在在存在的一個存儲單元的編號，也叫實(shí)際地址。存儲單元的編號，也叫實(shí)際地址。 l段起始地址：分段的第一個物理地址。段起始地址：分段的第一個物理地址。 00000HFFFFFHl1M的存儲空間能夠被分為的段數(shù)為：的存儲空間能夠被分為的段數(shù)為：16 l段起始地址的特點(diǎn)：低四位為段起始地址的特點(diǎn)：低四位為0。 12340H 12000H 00000H 23560H FFFF0H 2.4 寄存器段寄存器寄存器段寄存器 l段基址：段起始地址高十六位（段基址：段起始地址高十六位（二二進(jìn)制進(jìn)制）組成的地

15、址編碼。）組成的地址編碼。 偏移地址偏移地址12340H2233FH 邏輯段邏輯段11238FH右圖所示段的段基址為：右圖所示段的段基址為：1234Hl偏移地址：物理地址與所在段起始偏移地址：物理地址與所在段起始地址的差，也叫有效地址。地址的差，也叫有效地址。 右圖中右圖中1238FH的偏移地址為：的偏移地址為： 0004FHl物理地址的形成：段基址左移物理地址的形成：段基址左移4位位（二進(jìn)制二進(jìn)制）+ 偏移地址。偏移地址。 l偏移地址的特點(diǎn)：高四位（偏移地址的特點(diǎn)：高四位（二進(jìn)制二進(jìn)制）永遠(yuǎn)為永遠(yuǎn)為0，因此僅取其低十六位。，因此僅取其低十六位。 最大的偏移地址最大的偏移地址2233FH-12

16、340H=0FFFFH2.4 寄存器段寄存器寄存器段寄存器 邏輯段邏輯段2 邏輯段邏輯段1 同一個存儲單元同一個存儲單元25637H25630H25600H00037H00007Hl邏輯地址的特點(diǎn)：不唯一邏輯地址的特點(diǎn)：不唯一 l邏輯地址邏輯地址 段基址：偏移地址段基址：偏移地址 左圖中左圖中1238FH的邏輯地址為：的邏輯地址為：1234H：004FH偏移地址偏移地址12340H2233FH 邏輯段邏輯段11238FH 邏輯地址的來源邏輯地址的來源 2.4 寄存器段寄存器寄存器段寄存器 l代碼段：存放等待執(zhí)行的指令代碼。代碼段：存放等待執(zhí)行的指令代碼。 l數(shù)據(jù)段：存放指令中所需要的操作數(shù)。數(shù)

17、據(jù)段：存放指令中所需要的操作數(shù)。 l堆棧段：一段特殊的數(shù)據(jù)存取區(qū)域。堆棧段：一段特殊的數(shù)據(jù)存取區(qū)域。 l附加段：通常也用來存放操作數(shù)。附加段：通常也用來存放操作數(shù)。 l在程序量很大的情況下可以開辟在程序量很大的情況下可以開辟多個代碼段。同理，其它邏輯段也多個代碼段。同理，其它邏輯段也可以進(jìn)行擴(kuò)展?？梢赃M(jìn)行擴(kuò)展。 堆棧段堆棧段 附加段附加段 數(shù)據(jù)段數(shù)據(jù)段 代碼段代碼段 l各個邏輯段可以重疊。各個邏輯段可以重疊。 代碼段代碼段1 數(shù)數(shù)據(jù)據(jù)段段1附附加加段段1l功能段：按存放數(shù)據(jù)所起到的功能不功能段：按存放數(shù)據(jù)所起到的功能不同又可以分為代碼段、數(shù)據(jù)段、堆棧段同又可以分為代碼段、數(shù)據(jù)段、堆棧段和附加段

18、。和附加段。 2.4 寄存器段寄存器寄存器段寄存器 l代碼段寄存器代碼段寄存器CS：指向當(dāng)前的：指向當(dāng)前的代碼段，指令由此段取出。代碼段，指令由此段取出。 l數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器DS：指向當(dāng)前的：指向當(dāng)前的數(shù)據(jù)段，通常用來存放程序變量。數(shù)據(jù)段，通常用來存放程序變量。 l堆棧段寄存器堆棧段寄存器SS：指向當(dāng)前的堆：指向當(dāng)前的堆棧段，堆棧操作所需的就是該段存棧段，堆棧操作所需的就是該段存儲單元的內(nèi)容。儲單元的內(nèi)容。 l附加段寄存器附加段寄存器ES：指向當(dāng)前的附：指向當(dāng)前的附加段，通常也用來存儲數(shù)據(jù)。加段，通常也用來存儲數(shù)據(jù)。 2.4 寄存器指令指針寄存器指令指針I(yè)P 12300H12307H

19、0007H IP:當(dāng)前代碼段當(dāng)前代碼段l指令指針寄存器指令指針寄存器IP存儲的是當(dāng)前存儲的是當(dāng)前預(yù)取指令的存儲地址。預(yù)取指令的存儲地址。 l對于對于8086，BIU從存儲器中取過從存儲器中取過一次指令后，一次指令后，IP自動加自動加2，指向下，指向下一個預(yù)取指令。一個預(yù)取指令。 l對于對于8088，BIU從存儲器中取過從存儲器中取過一次指令后，一次指令后，IP自動加自動加1，指向下，指向下一個預(yù)取指令。一個預(yù)取指令。 l程序員不能對程序員不能對IP進(jìn)行存取操作，進(jìn)行存取操作，程序中的轉(zhuǎn)移指令、返回指令及程序中的轉(zhuǎn)移指令、返回指令及中斷指令能對中斷指令能對IP進(jìn)行操作進(jìn)行操作 。 3 8086/

20、8088CPU的外部特性的外部特性 有效電平 指引腳起作用時的邏輯電平。有些信號是低電平有效，也稱作負(fù)邏輯，有些信號是高電平有效，也稱作正邏輯。 三態(tài) 是指引腳除了能正常的輸入或輸出高、低電平之外，還能輸出高阻狀態(tài) 。l最大模式：有多個微處理器最大模式：有多個微處理器 l最小模式：僅有最小模式：僅有8086一個微處理器一個微處理器 GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVcc(+5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDREADYRESETHOLD( RQ

21、/GT0)HLDA( RQ/GT1)WR( LCCK)M/IO( S2)DT/R( S1)DEN( S0)ALE( QS0)INTA( QS1)TEST1 12 23 34 45 56 67 78 89 910 10 11 11 20 20 12 12 13 13 14 14 15 15 16 16 17 17 18 18 19 19 40 40 39 39 38 38 37 37 36 36 35 35 34 34 33 33 32 32 31 31 30 30 29 29 28 28 27 27 26 26 25 25 24 24 23 23 22 22 21 21 8086/8088微處

22、理器引腳及功能微處理器引腳及功能(1)AD15AD0 分時復(fù)用的地址分時復(fù)用的地址/數(shù)據(jù)總線。數(shù)據(jù)總線。T1周期傳送地址，三態(tài)輸出；周期傳送地址，三態(tài)輸出；T2T4周期傳送數(shù)據(jù)，雙向三態(tài)周期傳送數(shù)據(jù)，雙向三態(tài)輸入輸入/輸出。輸出。 (2)A19/S6A16/S3 分時復(fù)用的地址分時復(fù)用的地址/狀態(tài)線。狀態(tài)線。 S5=1，則，則IF=1； S6恒為恒為0 80868086微處理器微處理器 GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVcc(+5V)AD15A16/S3A17/S4A18/S5A19/S6BHE

23、/S7MN/MXRDREADYRESETHOLD( RQ/GT0)HLDA( RQ/GT1)WR( LCCK)M/IO( S2)DT/R( S1)DEN( S0)ALE( QS0)INTA( QS1)TEST1 12 23 34 45 56 67 78 89 910 10 11 11 20 20 12 12 13 13 14 14 15 15 16 16 17 17 18 18 19 19 40 40 39 39 38 38 37 37 36 36 35 35 34 34 33 33 32 32 31 31 30 30 29 29 28 28 27 27 26 26 25 25 24 24 2

24、3 23 22 22 21 21 (3)Vcc(電源電源)、GND(地地) 8086微處理器只需要單一的微處理器只需要單一的+5V電源，由電源，由Vcc輸入，輸入，GND為接為接地端。地端。 80868086微處理器微處理器 (4)17根控制信號線根控制信號線。 地址鎖存器存儲器I/O芯片VCC數(shù)據(jù)收發(fā)器 MN/MX RD CLK WRREADY M/IORESET ALE TEST BHE A16A19AD0AD15HLDA . HOLD .8086INTA .INTR DEN NMI DT/RBHE時鐘發(fā)生器8282鎖存器與鎖存器與8086的連接的連接 8282的選通信號輸入端STB和CP

25、U的ALE端相連 8282的DI7DI0接CPU的AD7AD0 8282的輸出DO7DO0就是系統(tǒng)地址總線的低8位 OE為輸出允許信號，當(dāng)OE為低電平時，8282 的輸出信號DO7DO0 有效；而當(dāng)OE為高電平時，DO7DO0變?yōu)楦咦杩埂?在帶DMA控制器的8086單處理器系統(tǒng)中，將OE接地即可。最小模式8286與8086的連接當(dāng)一個系統(tǒng)中所含的外設(shè)較當(dāng)一個系統(tǒng)中所含的外設(shè)較多時，數(shù)據(jù)總線上需要有發(fā)多時，數(shù)據(jù)總線上需要有發(fā)送器和接收器來增加驅(qū)動能送器和接收器來增加驅(qū)動能力。發(fā)送器和接收器簡稱為力。發(fā)送器和接收器簡稱為收發(fā)器，也稱為總線驅(qū)動器收發(fā)器，也稱為總線驅(qū)動器80888088系統(tǒng)，只用一片

26、系統(tǒng)，只用一片8286 8286 就就可構(gòu)成數(shù)據(jù)總線收發(fā)器，而可構(gòu)成數(shù)據(jù)總線收發(fā)器，而8086 8086 系統(tǒng)中，則要用兩片系統(tǒng)中，則要用兩片82868286。82868286具有兩組對稱的數(shù)據(jù)引具有兩組對稱的數(shù)據(jù)引線，線，A7A7A0A0為輸入數(shù)據(jù)線，為輸入數(shù)據(jù)線，B7B7B0B0為輸出數(shù)據(jù)線為輸出數(shù)據(jù)線收發(fā)器中數(shù)據(jù)可雙向傳輸收發(fā)器中數(shù)據(jù)可雙向傳輸引腳信號引腳信號T T控制數(shù)據(jù)傳輸方向?？刂茢?shù)據(jù)傳輸方向。當(dāng)當(dāng)T=1 T=1 時，就使時，就使A7A7A0A0為輸為輸入線，入線，B7B7B0B0為輸出線；當(dāng)為輸出線；當(dāng)T T = 0= 0時，則使時，則使B7B7B0B0為輸入線。為輸入線。T T

27、和和CPUCPU的的DT/ R DT/ R 相連，相連，DT/ R DT/ R 為數(shù)據(jù)收發(fā)控制信號。為數(shù)據(jù)收發(fā)控制信號。lOE是輸出允許信號，此信號決定了是否允許數(shù)據(jù)通過8286。在8086/8088系統(tǒng)中，OE端和CPU的DEN端相連。l當(dāng)系統(tǒng)中CPU 以外的總線主控部件對總線有請求，并且得到CPU允許時，CPU的DEN和DT/ R 端呈現(xiàn)高阻狀態(tài)，從而使8286 各輸出端也成為高阻狀態(tài)。GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVcc(+5V)A15A16/S3A17/S4A18/S5A19/S6SS0MN/MXR

28、DREADYRESETHOLD( RQ/GT0)HLDA( RQ/GT1)WR( LCCK)IO/M ( S2)DT/R( S1)DEN( S0)ALE( QS0)INTA( QS1)TEST1 12 23 34 45 56 67 78 89 910 10 11 11 20 20 12 12 13 13 14 14 15 15 16 16 17 17 18 18 19 19 40 40 39 39 38 38 37 37 36 36 35 35 34 34 33 33 32 32 31 31 30 30 29 29 27 27 26 26 25 25 21 21 80888088微處理器微處理

29、器 28 28 24 24 23 23 22 22 (1)AD7AD0 數(shù)據(jù)總線為數(shù)據(jù)總線為8條。條。 (2)M/IO管腳定義相反。管腳定義相反。 (3) BHE改為改為SS0。 4.存儲器組織l8086系統(tǒng)中存儲器的結(jié)構(gòu)系統(tǒng)中存儲器的結(jié)構(gòu) l8088系統(tǒng)中存儲器的結(jié)構(gòu)系統(tǒng)中存儲器的結(jié)構(gòu) 4.1 8086系統(tǒng)中存儲器的結(jié)構(gòu)系統(tǒng)中存儲器的結(jié)構(gòu) l存儲地址相當(dāng)于房間號碼，而其中存儲存儲地址相當(dāng)于房間號碼，而其中存儲的數(shù)據(jù)才是我們要存取的具體內(nèi)容。的數(shù)據(jù)才是我們要存取的具體內(nèi)容。 右圖所示的存儲單元地址為：右圖所示的存儲單元地址為：12356H該單元中存儲的數(shù)據(jù)為：該單元中存儲的數(shù)據(jù)為：25H25H

30、36H00000HFFFFFH12356H程序中的表示形式為：程序中的表示形式為：12356H=25H如果存放的是字，則其表示形式為：如果存放的是字，則其表示形式為：12356H=3625H注意：字的高位存放在大地址單元，低注意：字的高位存放在大地址單元，低位存放在小地址單元。程序中說明是字位存放在小地址單元。程序中說明是字?jǐn)?shù)據(jù)還是字節(jié)數(shù)據(jù)。數(shù)據(jù)還是字節(jié)數(shù)據(jù)。4.1 8086系統(tǒng)中存儲器的結(jié)構(gòu)系統(tǒng)中存儲器的結(jié)構(gòu) 25H 36H 00000HFFFFFH12356H512K8 8位位奇地址奇地址存儲體存儲體（A A0 0=1=1）512K8位位偶地址偶地址存儲體存儲體（A0=0）158 7000

31、000H00000H00000H00000HFFFFEH00001H00003H00005H00007HFFFFFHl字節(jié)交叉編址字節(jié)交叉編址 4.1 8086系統(tǒng)中存儲器的結(jié)構(gòu)系統(tǒng)中存儲器的結(jié)構(gòu) CS A1A19高位（奇數(shù)）庫高位（奇數(shù)）庫512K8D0D7CS A1A19低位（偶數(shù)）庫低位（偶數(shù)）庫512K8D0D7A1A19A0BHED8D15D0D74.1 8086系統(tǒng)中存儲器的結(jié)構(gòu)系統(tǒng)中存儲器的結(jié)構(gòu) BHE A0 訪問庫名訪問庫名 0 0 雙庫，實(shí)現(xiàn)雙庫，實(shí)現(xiàn)16位數(shù)據(jù)的傳送位數(shù)據(jù)的傳送 0 1 奇地址高位庫，實(shí)現(xiàn)奇地址高位庫，實(shí)現(xiàn)8位數(shù)據(jù)的傳送位數(shù)據(jù)的傳送 1 0 偶地址低位庫，實(shí)

32、現(xiàn)偶地址低位庫，實(shí)現(xiàn)8位數(shù)據(jù)的傳送位數(shù)據(jù)的傳送 1 1 不傳送不傳送BHE和和A0的控制作用的控制作用34H 12H 25H 36H 00000HFFFFFH12356H12351Hl假設(shè)存放的為字?jǐn)?shù)據(jù)，則假設(shè)存放的為字?jǐn)?shù)據(jù)，則 12351H=1234H12356H=3625H 規(guī)則字與非規(guī)則字規(guī)則字與非規(guī)則字 l規(guī)則字：起始地址為偶地址。微規(guī)則字：起始地址為偶地址。微處理器一次可以將數(shù)據(jù)讀走。處理器一次可以將數(shù)據(jù)讀走。 l非規(guī)則字：起始地址為奇地址。非規(guī)則字：起始地址為奇地址。微處理器兩次才能將數(shù)據(jù)讀走。微處理器兩次才能將數(shù)據(jù)讀走。 4.2 8088系統(tǒng)中存儲器的結(jié)構(gòu)系統(tǒng)中存儲器的結(jié)構(gòu) l單

33、一存儲體單一存儲體 l一次只能讀取一個字節(jié)的信息一次只能讀取一個字節(jié)的信息 4.3 專用和保留的存儲器單元專用和保留的存儲器單元00000H003FFH（共1KB）。存放中斷向量表。可存放256個中斷服務(wù)程序的入口地址。屬于系統(tǒng)的RAM范圍。FFFF0HFFFFFH。系統(tǒng)上電或復(fù)位時，（CS）=FFFFH，（IP）=0000H，故FFFF0H為系統(tǒng)的復(fù)位地址，從這一地址開始存放一條無條件轉(zhuǎn)移指令，使系統(tǒng)自動跳轉(zhuǎn)到初始化程序。屬于系統(tǒng)的ROM范圍內(nèi)。5 8086總線時序的一些概念總線時序的一些概念時序的概念：CPU各引腳信號在時間上的關(guān)系。指令周期：CPU完成一條指令所需的時間。時序圖：描述某一操作過程中，芯片/總線上有關(guān)引腳信號